纳米CMOS集成电路多节点翻转加固锁存器设计研究

摘要

随着半导体工艺尺寸进入纳米尺度，器件之间的距离的减小，时钟频率不断增高，电路节点电容减小，关键电荷变小，导致电路节点之间的电荷共享效应愈加严重。集成电路器件处在辐射等敏感环境中时，易受到粒子轰击产生单粒子效应，使得电路的逻辑值发生翻转，影响电路的可靠性。由于电荷共享效应的影响，粒子轰击易导致电路多个节点同时发生翻转，原先的关于单节点翻转的加固方案已经不能满足特殊环境集成电路可靠性的需要。为了提高电路的可靠性，需要针对单粒子效应引起的多节点翻转的问题进行加固研究。本文详细分析了单粒子效应的相关基础知识以及解决单粒子效应的加固技术，在此基础上，提出了两种针对单粒子效应引起的多节点翻转的加固设计。
　　本文详细介绍了单粒子效应的相关基础知识，包括相关概念以及产生机理研究。分析了电荷共享效应的产生机理，随后详细介绍了针对单粒子效应的若干建模和仿真方法。为了解决由单粒子效应所导致的电路可靠性问题，需要对相应的电路进行抗辐射加固设计。本文阐述了目前针对SRAM电路、锁存器和组合逻辑电路的几种电路级加固方案。针对之前锁存器加固方案存在的不足，如开销过大和高阻态问题，不能完全容忍双节点翻转等，本文提出了两种抗辐射加固锁存器MNUTL锁存器和HLDRL锁存器。
　　MNUTL锁存器是基于双模冗余机制的抗辐射加固锁存器，它的两路基本单元为从DICE基础上演变而来的抗辐射加固单元，该单元可以容忍几乎全部的双节点翻转。通过在两个单元的输出端接C单元，阻塞产生的软错误，可以保证该锁存器可以实现单节点翻转自恢复和完全容忍双节点翻转，具有较高的鲁棒性和较小的功耗开销。
　　HLDRL锁存器由18个异构输入反相器组成，当受到单粒子效应影响时，可以实现单节点翻转和双节点翻转的完全自恢复。相比较单节点翻转加固锁存器，该锁存器具有更好的鲁棒性，而对于双节点翻转加固锁存器，该锁存器具有较小的延迟和功耗开销，且不存在高阻态问题，可以被应用于钟控技术电路中。详细的HSPICE仿真实验，验证了该锁存器的容错能力，包括针对高阻态不敏感的问题。通过对比其他加固锁存器，HLDRL锁存器也具有较小的延迟和功耗开销。

目录

声明

致谢

摘要

第1章 绪论

1．1 研究背景及意义

1．1．1 粒子辐射引发的可靠性问题

1．1．2 工艺缩减对单粒子效应的影响

1．2 抗辐射加固技术的国内外研究现状

1．2．1 系统级加固

1．2．2 器件／工艺级加固

1．2．3 电路级加固

1．3 本文的研究内容和组织结构

1．3．1 研究内容

1．3．2 组织结构

第2章 单粒子效应基础知识

2．1 单粒子效应

2．1．1 单粒子效应的概念和分类

2．1．2 SET，SEU与MNU

2．2 单粒子效应电荷共享机理研究

2．2．1 电荷的产生与收集

2．2．2 电荷共享的产生机理

2．3 单粒子效应的建模和仿真

2．3．1 器件级建模

2．3．2 电路级建模

2．3．3 器件／电路混合建模

2．4 本章小结

第3章 单粒子效应电路级加固技术概述

3．1 SRAM单元加固方案

3．2 锁存器加固方案

3．2．1 标准静态D锁存器

3．2．2 SNU的加固方案

3．2．3 MNU的加固方案

3．3 组合逻辑的SET加固方案

3．3．1 基于时间冗余方法的SET屏蔽加固方案

3．3．2 基于传输门的SET加固方案

3．4 本章小结

第4章 本文提出的多节点翻转加固锁存器设计

4．1 MNUTL锁存器

4．1．1 电路结构与工作原理

4．1．2 容错原理

4．1．3 仿真与验证

4．1．4 加固设计的综合比较

4．2 HLDRL锁存器

4．2．1 电路结构与工作原理

4．2．2 容错原理

4．2．3 仿真验证

4．2．4 加固设计的综合比较

第5章 总结与展望

5．1 总结

5．2 工作展望

参考文献

攻读硕士学位期间的学术活动及成果情况