用于集成电路设计优化和良率改进的方法

摘要

本发明公开用于集成电路设计优化和良率改进的方法。根据本发明的一种对集成电路设计进行优化的方法，包括：对集成电路设计进行关键区域分析；以及基于关键区域分析结果对集成电路设计进行布局优化。布局优化可包括：连线展开和/或连线加宽。