使用氧化物填充沟槽的双氧化物沟槽栅极功率MOSFET

摘要

一种为功率MOSFET制备双氧化物厚度的沟槽栅极结构的方法，包括制备一个半导体衬底；在衬底的顶面上制备一个第一沟槽；在第一沟槽中制备一个第一氧化层，第一氧化层具有从第一沟槽的底部开始的第一深度；沿第一沟槽的侧壁和第一氧化层上，制备一个电介质垫片；使用电介质垫片作为掩膜，刻蚀第一氧化层到第二深度，第二深度小于第一深度；除去电介质垫片；并且沿第一氧化层上方的第一沟槽侧壁，制备第二氧化层，第二氧化层的厚度比第一氧化层的厚度薄。

说明书

技术领域

本发明涉及功率MOSFET的沟槽栅极结构制造方法，具体涉及使用氧化物填充沟槽的双氧化物沟槽栅极功率MOSFET。

背景技术

功率金属-氧化物-硅场效应晶体管（MOSFET）用于需要高电压和高电流的应用中。一种类型的功率MOSFET使用沟槽栅极结构，晶体管栅极位于形成在衬底表面的垂直沟槽中。通过内衬在沟槽侧壁和基极的栅极氧化层，使沟槽栅极与衬底绝缘。源极和本体区形成在衬底表面的沟槽附近，漏极区形成在衬底的对面。因此，晶体管的通道沿沟槽的垂直侧壁形成在本体区中。使用沟槽栅极的功率MOSFET有时称为沟槽MOSFET或沟槽栅极功率MOSFET，或者沟槽栅极垂直功率MOSFET。

在一些应用中，使用双氧化物厚度的沟槽栅极结构，对于沟槽栅极功率MOSFET器件十分有益。在双氧化物厚度的沟槽栅极结构中，沟槽栅极形成在内衬衬里氧化层的沟槽中，沟槽底部的衬里氧化层比沟槽顶部的薄栅极氧化层厚。图1摘自共同受让的美国专利申请案编号13/776,523中图3N，表示沟槽栅极功率MOSFET器件的双氧化物厚度的沟槽栅极结构的一个示例。美国专利申请案编号13/776,523是于2013年2月25日存档的题为《用于功率MOSFET应用的端接沟槽》的专利，特此引用，以作参考。用于制备双氧化物厚度的沟槽栅极结构的传统制备工艺包括，在硅衬底中制备沟槽到第一深度，在沟槽的侧壁上制备一个氮化物垫片，然后利用氮化物垫片作为自对准掩膜，将沟槽中的硅衬底进一步刻蚀到第二深度。传统的工艺是通过热氧化，在沟槽底部生长衬里氧化层。除去氮化物垫片，进行热氧化，在沟槽顶部生长栅极氧化层。

在制备双氧化物厚度的沟槽栅极结构中仍然存在许多挑战。例如，在第二次沟槽刻蚀过程中，粒子的碎片会嵌入在沟槽底部。粒子碎片会抑制衬里氧化，造成沟槽栅极和硅衬底之间短路。。

发明内容

本发明的目的在于提供一种制备功率MOSFET双氧化物厚度的沟槽栅极结构的方法，包括制备一个用氧化层部分填充的沟槽，在沟槽中的氧化层上方制备一个氮化物垫片，利用氮化物垫片作为自对准掩膜，刻蚀部分填充的氧化层。未被刻蚀的剩余部分氧化层，成为沟槽底部的衬里氧化层。从而利用硅衬底中独立的沟槽刻蚀，制备沟槽结构。另外，通过掩膜和刻蚀代替热氧化，制备衬里氧化物，可以更好地控制衬里氧化物的厚度。而且，氧化层填充了沟槽底部，保护沟槽不受后续的刻蚀工艺所带来的污染碎片的影响。最终，取消了衬里氧化物的热氧化过程，使功率MOSFET制备工艺的整体热积聚有所降低。因此，无需改变整个过程的热积聚，就可以改变衬里氧化层的厚度。

为了达到上述目的，本发明通过以下技术方案实现：

一种制备功率MOSFET双氧化物厚度的沟槽栅极结构的方法，包括：

制备一个半导体衬底；

在衬底顶面制备一个第一沟槽；

在第一沟槽中制备第一氧化层，第一氧化层的第一深度从第一沟槽底部开始；

沿第一沟槽的侧壁和第一氧化层上，制备一个电介质垫片；

使用电介质垫片作为掩膜，刻蚀裸露在电介质垫片之外的第一氧化层到第二深度，第二深度从第一沟槽底部开始低于第一深度；

除去电介质垫片；并且

沿第一氧化层上方的第一沟槽侧壁，制备第二氧化层，第二氧化层的厚度比第一氧化层的厚度薄。

优选地，还包括：

在第一沟槽中制备一个多晶硅层，多晶硅层为功率MOSFET制备一个沟槽栅极，第二氧化层包括一个栅极氧化层，第一氧化层包括一个衬里氧化层。

优选地，其中在第一沟槽中制备一个第一氧化层，包括在第一沟槽中沉积第一氧化层；沿第一沟槽的侧壁制备一个第二氧化层，包括利用热氧化沿第一沟槽的侧壁制备第二氧化层。

优选地，其中在第一沟槽中制备第一氧化层包括：

在第一沟槽中沉积一个氧化层；并且

向下刻蚀第一沟槽中的氧化层到第一深度。

权利要求4所述的方法，其中在第一沟槽中沉积氧化层包括：

在第一沟槽中沉积一个高密度等离子氧化层。

优选地，其中沿第一沟槽的侧壁和第一氧化层上制备电介质垫片，包括：

沿第一沟槽的侧壁和第一氧化层上制备一个氮化硅垫片。

优选地，还包括：

在半导体衬底中制备第二沟槽，所形成的第二沟槽沿半导体衬底的边缘，其宽度大于第一沟槽的宽度；

在第二沟槽中制备第一氧化层，第一氧化层具有侧壁部分在第二沟槽的外边缘，以及底部具有从第二沟槽底部开始的第三深度；

沿第二沟槽的侧壁和第一氧化层的侧壁部分，制备一个电介质垫片，电介质垫片形成在第一氧化层的底部上方；

利用电介质垫片作为掩膜，刻蚀第一氧化层到第四深度，第四深度从第二沟槽的底部开始低于第三深度；

除去电介质垫片；并且

沿第一氧化层上方的第二沟槽侧壁，制备第二氧化层，第二氧化层的厚度小于第一氧化层的厚度。

优选地，其中在第二沟槽中制备第一氧化层包括：

在第二沟槽中沉积一个氧化层；

在第二沟槽的外边缘，掩膜一部分氧化层；并且

向下刻蚀第二沟槽中裸露的氧化层到第三深度，从而在第二沟槽的外边缘形成侧壁部分。

优选地，其中在第二沟槽的外边缘掩膜一部分氧化层，包括：

在第二沟槽中沉积的氧化层上制备一个氮化硅层；并且

形成氮化硅层的图案，覆盖第二沟槽外边缘处的那部分氧化层。

优选地，其中在第二沟槽中沉积一个氧化层，包括：

在第二沟槽中沉积一个高密度等离子氧化层。

优选地，还包括：

在靠近第一沟槽的硅衬底中制备一个本体区；

在本体区中制备一个源极区；并且

制备一个到本体区和源极区的接头。

优选地，其中在衬底的顶面上制备一个第一沟槽，包括：

在衬底的顶面上制备一个硬掩膜层；

在硬掩膜层的顶面上制备一个电介质保护层；

形成电介质保护层和硬掩膜层的图案，使要制备第一沟槽的区域裸露出来；并且

利用带图案的电介质保护层和硬掩膜层作为掩膜，刻蚀半导体衬底，形成第一沟槽。

优选地，其中在衬底的顶面上制备一个硬掩膜层，包括制备一个氮化硅层，夹在两个氧化层之间，作为硬掩膜层；并且在硬掩膜层的顶面上制备一个电介质保护层，包括在硬掩膜层的顶面上制备一个氮化硅层。

优选地，其中在第一沟槽中制备一个第一氧化层，包括：

在第一沟槽中和氮化物保护层上方沉积一个氧化层；并且

在第一沟槽中，向下刻蚀氧化层到第一深度，以及向下刻蚀到氮化物保护层。

本发明与现有技术相比具有以下优点：

本发明所述的沟槽氧化物刻蚀方法具有多种优势。首先，由于使用掩膜和刻蚀代替热氧化，制备衬里氧化物，因此本方法可以更好地控制衬里氧化物的厚度。通过氮化物垫片层的厚度控制衬里氧化物的厚度。第二，利用刻蚀工艺，制备衬里氧化物，代替传统工艺中的氧化工艺，降低了整个器件的热积聚。第三，边缘沟槽结构为自端接。利用掩膜，在边缘端接晶胞处自动形成厚氧化物。边缘端接无需额外的处理步骤。

附图说明

以下的详细说明及附图说明了本发明的各个实施例。

图1摘自共同受让的美国专利申请案编号13/776,523中图3N，表示沟槽栅极功率MOSFET器件的双氧化物厚度的沟槽栅极结构的一个示例。

图2表示依据本发明的一个实施例，在功率MOSFET中双氧化物厚度的沟槽栅极结构制备方法的流程图。

图3（a）至3（m）为沟槽栅极功率MOSFET器件的剖面图，表示依据本发明的实施例，用于制备双氧化物厚度的沟槽栅极结构的处理步骤。

图4表示依据本发明的一个可选实施例，利用沟槽氧化物刻蚀方法，制备的独立氧化物厚度沟槽结构的剖面图。

图5表示依据本发明的一个可选实施例，利用沟槽氧化物刻蚀方法，制备的多氧化物厚度沟槽结构的剖面图。

具体实施方式

本发明可以以各种方式实现，包括作为一个工艺；一种装置；一个系统；和/或一种物质合成物。在本说明书中，这些实现方式或本发明可能采用的任意一种其他方式，都可以称为技术。一般来说，可以在本发明的范围内变换所述工艺步骤的顺序。

本发明的一个或多个实施例的详细说明以及附图解释了本发明的原理。虽然，本发明与这些实施例一起提出，但是本发明的范围并不局限于任何实施例。本发明的范围仅由权利要求书限定，本发明包含多种可选方案、修正以及等效方案。在以下说明中，所提出的各种具体细节用于全面理解本发明。这些细节用于解释说明，无需这些详细细节中的部分细节或全部细节，依据权利要求书，就可以实现本发明。为了简便，本发明相关技术领域中众所周知的技术材料并没有详细说明，以免对本发明产生不必要的混淆。

在本发明的实施例中，一种为功率MOSFET器件制备双氧化物厚度的沟槽栅极结构的方法，包括制备一个用氧化层部分填充的沟槽，在沟槽中的氧化层上方制备一个氮化物垫片，利用氮化物垫片作为自对准掩膜，刻蚀部分填充的氧化层。未被刻蚀的剩余部分氧化层，成为沟槽底部的衬里氧化层。从而利用硅衬底中独立的沟槽刻蚀，制备沟槽结构。另外，通过掩膜和刻蚀代替热氧化，制备衬里氧化物，可以更好地控制衬里氧化物的厚度。而且，氧化层填充了沟槽底部，保护沟槽不受后续的刻蚀工艺所带来的污染碎片的影响。最终，取消了衬里氧化物的热氧化过程，使功率MOSFET制备工艺的整体热积聚有所降低。因此，无需改变整个过程的热积聚，就可以改变衬里氧化层的厚度。

图2表示依据本发明的一个实施例，在功率MOSFET中双氧化物厚度的沟槽栅极结构制备方法的流程图。图2流程图所示工艺参照图3（a）至3（m）进行介绍，图3（a）至3（m）为沟槽栅极功率MOSFET器件的剖面图，表示依据本发明的实施例，用于制备双氧化物厚度的沟槽栅极结构的处理步骤。在本发明的实施例中，功率MOSET器件形成在半导体衬底中，如图3（a）所示。半导体衬底202可以是N-型衬底或P-型衬底。在本实施例中，假设功率MOSFET为N-型晶体管，因此衬底202为N-型硅衬底。衬底202构成功率MOSFET器件的轻掺杂漂流区。重掺杂漏极接触区（图中没有表示出）可以形成在半导体衬底202的底部。

参见图2，通过在衬底202上方形成一个氧化物-氮化物-氧化物（ONO）硬掩膜层204，在功率MOSFET器件中制备双氧化物厚度的沟槽栅极结构的方法100从102开始。在一个示例中，ONO硬掩膜层204包括一个250                                                的底部氧化层，一个1400 的氮化层以及一个1400的顶部氧化层。然后，在104处，在ONO硬掩膜层204上制备一个第一氮化硅保护层206（“第一氮化物保护层”）。在其他实施例中，第一氮化物保护层206可以利用其他适宜的电介质材料制备。

在106处，使用沟槽掩膜等，形成ONO硬掩膜层204和第一氮化物保护层206的图案，限定要形成沟槽的区域。除去第一氮化物保护层206和ONO硬掩膜层204，使衬底202中要制备沟槽的顶面裸露出来。然后，刻蚀衬底202，形成沟槽208和210，如图3（b）所示。沟槽208形成在功率MOSFET器件的有源区中，用于制备功率MOSFET器件的有源晶胞。沟槽210为端接沟槽，形成在半导体衬底202的边缘附近的有源区外部，用于制备功率MOSFET器件的端接结构。在本说明中，端接沟槽210的宽度和深度均大于有源沟槽208。

在108处，在图3（b）所示的半导体衬底上方沉积一个氧化层212。确切地说，氧化层212沉积在沟槽208、210以及第一氮化物保护层206的顶面上方，如图3（c）所示。在一个实施例中，氧化层212为高密度的等离子（HDP）氧化层。在其他实施例中，可以使用其他类型的沉积氧化层。然后，在沉积氧化层212的顶面上制备第二氮化物保护层214（“第二氮化物保护层”），如图3（c）所示。

在110处，形成第二氮化物保护层214的图案，以限定接下来要制备沟槽栅极的区域。换言之，形成第二氮化物保护层214的图案，以限定接下来将要接收多晶硅沉积的区域或沟槽。在一个实施例中，利用多晶硅掩膜形成第二氮化物保护层214的图案，并从将要接收多晶硅沉积的区域上除去第二氮化物保护层214。形成第二氮化物保护层214的图案后，利用第二氮化物保护层214作为掩膜，刻蚀氧化层212。氧化物刻蚀工艺之后，除去有源沟槽208中的氧化层212到第一深度d1，如图3（d）所示。在端接沟槽210处，第二氮化物保护层214部分延伸到沟槽开口上方，因此只能除去端接沟槽212中的一部分氧化层212。氧化层212的厚侧壁仍然在第二氮化物保护层214的悬垂部分下方，如图3（d）所示。端接沟槽210中的厚氧化物侧壁提供绝缘和边缘端接的功能。

在112处，在裸露的硅表面生长一个衬垫氧化层。然后，在半导体衬底上方沉积一个共形氮化硅层216，如图3（e）所示。各向异性地刻蚀共形氮化硅层216，使氮化物垫片218沿沟槽208、210的侧壁形成，如图3（f）所示。因此，氮化物垫片218形成在氧化层212上方。各向异性的刻蚀除去了氮化层216，使氮化物垫片218之间的那部分氧化层212裸露出来。

在114处，将沟槽208、210中裸露出来的氧化层212刻蚀到第二深度d2，如图3（g）所示。同时，被氮化物垫片218保护的氧化层212和沟槽中的氧化层212的底部仍然构成衬里氧化层。然后，除去氮化物垫片218。最终形成的氧化物厚度沟槽结构如图3（h）所示。也就是说，利用氮化物垫片218刻蚀氧化层212中的沟槽，从而在沟槽底部形成衬里氧化层。

在116处，除去衬垫氧化层，在图3（h）所示的半导体衬底上进行栅极氧化，从而在沟槽208、210的侧壁上生长一个栅极氧化层220。首先，栅极氧化层形成在衬里氧化层上方裸露的硅沟槽侧壁上。然后用多晶硅层222填充沟槽208、210，如图3（i）所示，以形成制备功率MOSFET栅极电极的多晶硅层。

如图3（i）所示，双氧化物厚度的沟槽栅极结构形成在在沟槽中制备多晶硅沟槽栅极的地方，并通过形成在沟槽顶部的薄栅极氧化层和形成在沟槽底部较厚的衬里氧化层，与硅衬底绝缘。较厚的衬里氧化物是通过刻蚀形成在沟槽中的氧化层形成。在刻蚀过程中，氧化层保护沟槽底部，刻蚀的碎片将落在氧化层上，避免落入沟槽，并与衬底隔离，不会造成器件受损。另外，衬里氧化层的侧壁厚度由制备氮化物垫片所用的共形氮化层的厚度决定。因此，可以很好地控制衬里氧化层的厚度，无需改变制备工艺的热积聚，就可以改变衬里氧化层的厚度。衬里氧化层的厚度由氧化物刻蚀过程决定，可以精确地控制。

在本发明的实施例中，继续进行功率MOSFET的制备过程，完成晶体管器件。图3（j）至3（m）表示在本发明的一些示例中，完成功率MOSFET器件的剩余处理工艺。参见图3（j），氮化物垫片224形成在ONO硬掩膜层204附近以及多晶硅填充的沟槽上方。在边缘端接晶胞处，氮化物垫片延伸到ONO硬掩膜层204上方的HDP氧化层上方。然后，利用氧化物刻蚀工艺，除去ONO硬掩膜层204的顶部氧化层，如图3（k）所示。

然后，利用氧化物沉积，在图3（k）所示的半导体衬底上沉积氧化层224。使该结构与ONO硬掩膜层204中的氮化硅层上方相平。然后，除去台面结构上方ONO硬掩膜中的氮化层，形成图3（I）所示的结构。在一个实施例中，再次使用氧化物刻蚀工艺中所用的多晶硅掩膜，覆盖边缘端接晶胞，同时使氮化物带过程所用的有源晶胞台面结构裸露出来。

最终，进行阱离子注入工艺，在有源晶胞台面结构中形成掺杂区，作为功率MOSFET的本体区230。在本说明中，阱注入为P-型注入。进行源极离子注入工艺，在有源晶胞台面结构中制备掺杂区，作为功率MOSFET的源极区232。在本说明中，源极注入为N-型注入。形成源极区和本体区之后，在半导体衬底上方沉积一个绝缘层，连接到源极区232，然后形成本体区230。利用各种不同工艺形成源极和本体接头。例如如图3（m）所示，利用自对准工艺，制备源极/本体接头234。图3（m）表示依据本发明的实施例，利用双氧化物厚度的栅极沟槽结构制备的功率MOSFET器件。

可选实施例

在上述实施例中，利用氮化硅层制备垫片，以刻蚀氧化层212中的氧化物沟槽。在其他实施例中，可以使用氧化硅等其他电介质材料制备垫片。

在上述说明中，在功率MOSFET中制备双氧化物厚度的沟槽栅极结构的方法，是使用氮化物垫片刻蚀氧化层，氮化物垫片形成在用氧化层部分填充的沟槽中。由于用氮化物垫片刻蚀沟槽中的氧化层，因此该方法可称为沟槽氧化物刻蚀方法。利用部分填充的沟槽，制备双氧化物厚度的沟槽结构。在本发明的其他实施例中，该方法可用于制备带有独立氧化物厚度的沟槽结构。图4表示依据本发明的一个可选实施例，利用沟槽氧化物刻蚀方法制备的独立氧化物厚度的沟槽结构的剖面图。参见图4，为了制备带有独立氧化物厚度的沟槽，要用氧化层212填充沟槽208，并将氧化层仅仅刻蚀到沟槽顶部。然后，沿ONO硬掩膜层206和第一氮化物保护层206的边缘，形成氮化物垫片218。刻蚀裸露的氧化层212，在具有独立氧化物厚度遍及的沟槽中，形成衬里氧化层。

还可选择，本发明所述的沟槽氧化物刻蚀方法用于制备带有多个氧化物厚度的沟槽结构。图5表示依据本发明的一个可选实施例，利用沟槽氧化物刻蚀方法，制备的多氧化物厚度沟槽结构的剖面图。参见图5，一次或多次重复氮化物垫片和氧化物刻蚀工艺，在沟槽208、210中形成交错的氧化物结构。

在本发明所述的其他实施例中，沟槽氧化物刻蚀方法可用于制备氧化物或多晶硅填充的虚拟沟槽。

最后，在某些实施例中，省去本体和源极注入，用肖特基金属覆盖台面结构，可以制备肖特基二极管。

本发明所述的沟槽氧化物刻蚀方法具有多种优势。首先，由于使用掩膜和刻蚀代替热氧化，制备衬里氧化物，因此本方法可以更好地控制衬里氧化物的厚度。通过氮化物垫片层的厚度控制衬里氧化物的厚度。第二，利用刻蚀工艺，制备衬里氧化物，代替传统工艺中的氧化工艺，降低了整个器件的热积聚。第三，边缘沟槽结构为自端接。利用掩膜，在边缘端接晶胞处自动形成厚氧化物。边缘端接无需额外的处理步骤。

虽然为了表述清楚，以上内容对实施例进行了详细介绍，但是本发明并不局限于上述细节。实施本发明还有许多可选方案。文中的实施例仅用于解释说明，不用于局限。