一种防止分离栅闪存中堆叠栅极线倒塌的方法

摘要

一种防止分离栅闪存中堆叠栅极线倒塌的方法，提供一半导体衬底，依次沉积浮栅氧化层、浮栅材料层、介质层及控制栅材料层；刻蚀控制栅材料层和介质层，形成两个控制栅；为两个控制栅形成侧壁层，以两个控制栅和所形成的侧壁层为掩膜，刻蚀形成两个浮栅；沉积光阻胶层，图案化光阻胶层，裸露出两个控制栅之间的浮栅氧化层，进行离子注入，形成堆叠栅极线，去除侧壁层；在堆叠栅极线及图案化光阻胶层上沉积遮盖层，覆盖住浮栅和控制栅，采用干法离子注入方式去除图案化的光阻胶层上的遮盖层及光阻胶层表面层；灰化去除剩余的光阻胶层和堆叠栅极线表面的遮盖层后，在堆叠栅极线上形成擦除栅。本发明在不降低分离栅闪存良率的情况下防止堆叠栅极线的倒塌。

说明书

技术领域

本发明涉及半导体器件的制作领域，特别涉及一种防止分离栅闪存 (Split-Gate Flash)中堆叠栅极线倒塌的方法。

背景技术

随着半导体技术的发展，出现了各种存储器件，其中有一种存储器件为 分离栅闪存。分离栅闪存由外围控制区域和存储单元区域组成，其中，存储 单元区域用于存储信息；外围控制区域，用于对存储单元区域存储的信息进 行读取。

图1a至图1e示出了现有技术中存储单元区域制作流程的剖面示意图。

首先，如图1a所示，在半导体衬底100上依次形成浮栅(FG，Floating  Gate)氧化层101、FG多晶硅层102、氧化层-氮化层-氧化层(ONO)介 质层103、控制栅(Control Gate，CG)多晶硅层104、CG氮化硅层105、 CG氧化硅层106、CG氮化硅硬掩膜层107，然后在形成的顶层CG氮化硅 硬掩膜层107上涂布第一光阻胶(所述第一光阻胶未示出)。图案化该第 一光阻胶，以该图案化的光阻胶为掩膜，依次刻蚀CG氮化硅硬掩膜层107、 CG氧化硅层106、CG氮化硅层105、CG多晶硅层104和ONO介质层103， 形成两个CG，两个CG之间有一定距离，裸露出FG多晶硅层102，灰化 去除第一光阻胶。

在该步骤中，为了简化叙述，可以将FG多晶硅层102称为FG材料层， 将ONO介质层103称为介质层，将CG多晶硅层104、CG氮化硅层105、 CG氧化硅层106及CG氮化硅硬掩膜层107称为CG材料层。

接下来，如图1b所示，在每个CG的两侧形成CG侧壁层108，该CG 侧壁层为氧化层-氮化层(ON)结构。

如图1c所示，以上述CG侧壁层108和CG为掩膜，刻蚀FG多晶硅层 102，形成FG，在两个FG之间裸露出FG氧化层101。

再接下来，在CG的上表面、及裸露的FG氧化层101涂布第二光阻胶 112(图中未画出)后，图案化第二光阻胶112，得到第二光阻胶图案。该 第二光阻胶图案暴露出CG之间的FG氧化层101，以该第二光阻胶图案为 掩膜，采用离子注入方式10进行离子注入，如图1d所示；

在本步骤中，采用离子注入方式10注入的离子可以为砷，能量为E 15， 作为公共电极。

最后，如图1e所示，在进行离子注入后，在两个CG之间的半导体衬 底100和FG氧化层101内形成堆叠栅极线111，采用湿法清洗方式去除CG 侧壁层108，然后灰化去除第二光阻胶112后，在CG和FG的外侧依次形 成氧化层109及沉积多晶硅膜，所述多晶硅膜最终将形成擦除栅(Erase Gate， EG)110，(图1d中只示出两个FG之间的EG)，该EG位于SL上方。所 述氧化层109用于隔离FG和EG。

在上述过程中，灰化去除第一光阻胶或灰化去除第二光阻胶就是将半导 体衬底加热，比如加热到250摄氏度以上，同时第一光阻胶或第二光阻胶暴 露在氧等离子体或臭氧中反应去除掉。

采用上述过程所制作的存储单元区域位于半导体衬底上的两个字线 (WL，Word Line)之间，两个字线是由位于CG和FG外侧的氧化层109 构成。

在上述过程中，在半导体衬底100内以离子注入的方式形成堆叠栅极线 时，会采用比较高的能量，这是为了减小所形成的堆叠栅极线电阻，增强读 取存储单元区域的电流，保证可以在堆叠栅极线上形成比较薄且隔离效果比 较好的氧化层109。

但是，在上述过程中，在形成堆叠栅极线时，采用的高能量离子注入方 式，也会使得第二光阻胶图案中的表层光阻胶被充气及变硬，在后续的灰化 去光刻胶过程中，很难去除掉，因此必须采用更高的温度。但是，第二光阻 胶由于被高能量注入的离子，使得不同区域的性质并不相同。在采用更高的 温度灰化去除第二光阻胶时，第二光阻胶不同区域具有的不同膨胀程度也会 增加，从而使得在堆叠栅极线上由第二光阻胶(去除过程中会流到堆叠栅极 线表面)形成的压力很大且不均匀，特别是随着半导体器件的特征尺寸的减 小，堆叠栅极线的高宽比越来越大，这种压力就会更大及更不均匀。这样， 最终就会导致堆叠栅极线的倒塌，使得所制作的分离栅闪存良率降低。

发明内容

有鉴于此，本发明提供一种防止分离栅闪存中堆叠栅极线倒塌的方法， 该方法能够在制作分离栅闪存的存储单元区域过程中，在不降低分离栅闪存 良率的情况下防止堆叠栅极线的倒塌。

为达到上述目的，本发明实施的技术方案具体是这样实现的：

一种防止分离栅闪存中堆叠栅极线倒塌的方法，该方法应用于分离栅闪 存的存储单元区域制作，包括：

提供一半导体衬底，依次沉积浮栅氧化层、浮栅材料层、介质层及控制 栅材料层；

采用光刻和刻蚀方法刻蚀控制栅材料层和介质层，形成两个控制栅，所 述两个控制栅极之间裸露出浮栅材料层；

为两个控制栅形成侧壁层，以两个控制栅和所形成的侧壁层为掩膜，刻 蚀两个控制栅下的浮栅材料层，形成两个浮栅；

在裸露的控制栅表面和浮栅氧化层表面沉积光阻胶层，图案化光阻胶 层，裸露出两个控制栅之间的浮栅氧化层，以图案化光阻胶层为掩膜，采用 离子注入方式进行离子注入，在两个控制栅之间的半导体衬底和浮栅氧化层 内形成堆叠栅极线，去除侧壁层；

在堆叠栅极线及图案化光阻胶层上沉积遮盖层，覆盖住浮栅和控制栅， 采用干法离子注入方式去除图案化的光阻胶层上的遮盖层及光阻胶层表面 层；

灰化去除剩余的光阻胶层和堆叠栅极线表面的遮盖层后，在堆叠栅极线 上形成擦除栅。

所述离子注入方式采用砷离子，能量为大于等于E15。

所述遮盖层的材料为光阻胶或不定形碳，厚度大于等于1700埃。

所述光阻胶层的厚度为大于等于800埃，去除光阻胶层表面层后剩余的 光阻胶层厚度不小于500埃。

所述干法离子注入方式采用的射频功率为不大于150瓦，离子采用的为 氧等离子体或臭氧。

由上述方案可以看出，本发明在灰化去除第二光阻胶之前，采用干法离 子刻蚀步骤对第二光阻胶图案中被充气及变硬的表层光阻胶去除后，再采用 灰化方法去除剩余的具有相同性质的第二光阻胶光刻胶。这样，就不会像现 有技术那样由于第二光阻胶不同区域的性质不相同，而造成在灰化去除过程 中随着温度的增高，第二光阻胶不同区域的膨胀程度差异度增大，而在堆叠 栅极线上由第二光阻胶形成的压力很大且不均匀，最终导致堆叠栅极线倒 塌。另外，本发明增加的干法离子刻蚀步骤会对没有被第二光阻胶图案覆盖 的浮栅表面造成损伤，所以在干法离子刻蚀步骤之前，本发明还增加了沉积 用于覆盖浮栅表面的遮盖层步骤，用于在干法离子刻蚀过程中保护浮栅，该 遮盖层在后续灰化第二光阻胶过程中被同时去除，这能够提高所制作的分离 栅闪存良率。

附图说明

图1a至图1e为现有技术中存储单元区域制作流程的剖面示意图；

图2a～图2g为本发明提供的存储单元区域制作流程的剖面示意图；

图3为本发明提供的存储单元区域制作方法流程图。

具体实施方式

为使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举 实施例，对本发明作进一步详细说明。

采用现有技术制作分离栅闪存的存储单元区域时，会造成堆叠栅极线的 倒塌原因为：由于采用高能量的离子注入方法制作堆叠栅极线的过程中，离 子也会注入到用于遮挡控制栅极和浮栅的第二光阻胶图案的表面层，使得第 二光阻胶图案的表面层充气及变硬，进而使得第二光阻胶的不同区域具有不 同的性质，在高温下膨胀程度也会不同，并随着温度的提高膨胀差异度会更 大。这样，在后续采用比较高的温度灰化第二光阻胶过程中，造成在堆叠栅 极线之上的第二光阻胶的压力变大且不均匀，对堆叠栅极线影响比较大，最 终导致堆叠栅极线的倒塌。本发明为了解决堆叠栅极线倒塌的问题，就需要 在灰化去除第二光阻胶过程中减小在堆叠栅极线之上的第二光阻胶的压力 及使得压力均匀分布，从而需要使得灰化去除的第二光阻胶的不同区域具有 相同的性质及膨胀程度。因此，本发明在灰化去除第二光阻胶之前，采用干 法离子刻蚀步骤对第二光阻胶图案中被充气及变硬的表层光阻胶去除后，使 得剩余的第二光阻胶图案中的光阻胶性质和膨胀程度相同，再采用灰化方法 去除剩余的性质相同的第二光阻胶光刻胶。

这样，就不会像现有技术那样由于第二光阻胶不同区域的性质不相同， 而造成在灰化去除过程中随着温度的增高，第二光阻胶不同区域的膨胀程度 差异度增大，而在堆叠栅极线上由第二光阻胶形成的压力很大且不均匀，最 终导致堆叠栅极线倒塌。

但是，由于本发明增加的干法离子刻蚀步骤对没有被第二光阻胶图案覆 盖的浮栅表面造成损伤，所以在干法离子刻蚀步骤之前，本发明还增加了沉 积用于覆盖浮栅表面的遮盖层步骤，用于在干法离子刻蚀过程中保护浮栅， 该遮盖层在后续灰化第二光阻胶过程中被同时去除，这能够提高所制作的分 离栅闪存良率。

结合图2a～图2g所示的本发明提供的存储单元区域制作流程的剖面示 意图，对图3所示的本发明提供的存储单元区域制作方法流程图进行详细说 明，其具体步骤为：

步骤301、如图2a所示，在半导体衬底100上依次形成FG氧化层101、 FG多晶硅层102、ONO介质层103、CG多晶硅层104、CG氮化硅层105、 CG氧化硅层106、CG氮化硅硬掩膜层107，然后在形成的顶层CG氮化硅 硬掩膜层107上涂布第一光阻胶(所述光阻胶未示出)。图案化该第一光 阻胶，以该图案化的光阻胶为掩膜，依次刻蚀CG氮化硅硬掩膜层107、 CG氧化硅层106、CG氮化硅层105、CG多晶硅层104和ONO介质层103， 形成两个CG，两个CG之间有一定距离，裸露出FG多晶硅层102，灰化 去除第一光阻胶。

在该步骤中，为了简化叙述，可以将FG多晶硅层102称为FG材料层， 将ONO介质层103称为介质层，将CG多晶硅层104、CG氮化硅层105、 CG氧化硅层106及CG氮化硅硬掩膜层107称为CG材料层。

步骤302，如图2b所示，在每个CG的两侧形成CG侧壁层108，该 CG侧壁层为ON结构。

步骤303、如图2c所示，以上述CG侧壁层108和CG为掩膜，刻蚀 FG多晶硅层102，形成FG，在两个FG之间裸露出FG氧化层101。

步骤304、在CG的上表面、及裸露的FG氧化层101涂布第二光阻胶 112(图中未画出)后，图案化第二光阻胶112，得到第二光阻胶图案。该 第二光阻胶图案暴露出CG之间的FG氧化层101，以该第二光阻胶图案为 掩膜，采用离子注入方式10进行离子注入，如图2d所示；

在本步骤中，注入的离子可以为砷，能量大于等于E15，作为公共电 极。

在本步骤中，涂布的第二光阻胶层112厚度为大于等于800埃；

步骤301～步骤304的现有技术相同，这里不再赘述。

步骤305、如图2e所示，在进行离子注入后，在两个CG之间的半导体 衬底100和FG氧化层101内形成堆叠栅极线111，然后采用湿法清洗方式 去除CG侧壁层108，在两个CG之间的堆栈栅极线111沉积遮盖层201， 直到完全覆盖住FG和CG；

在本步骤中，遮盖层201可以为光阻胶，也可以为无定形碳，最优实施 例为光阻胶，沉积的厚度可以大于等于1700埃，用于在步骤306的干法离 子刻蚀之后仍然可以覆盖住FG和CG或刚刚被刻蚀完。

步骤306、如图2f所示，采用干法离子刻蚀方法20进行刻蚀，依次去 除第二光刻胶层112上方的覆盖层201及第二光刻胶层112被步骤304离子 注入而导致充气及变硬的表面层；

去除第二光刻胶层112中充气及变硬的表面层的厚度是根据多次试验 得到的；

在该步骤完成后，两个CG之间沉积的遮盖层201仍然没有被刻蚀完， 仍然覆盖住FG和CG，或刚刚被刻蚀完。

在该步骤中，干法离子刻蚀方法20采用的射频功率不大于150埃，离 子采用的为氧等离子体或臭氧，剩余的第二光阻胶112大于等于500埃。

步骤307、如图2g所示，灰化去除第二光阻胶112和剩余的遮盖层201 后，在CG和FG的外侧依次形成氧化层109及沉积多晶硅膜，所述多晶硅 膜最终将形成EG110(图2d中只示出两个FG之间的EG)，该EG位于SL 上方。所述氧化层109用于隔离FG和EG。

采用上述过程所制作的存储单元区域位于半导体衬底上的两个字线 (WL)，两个字线是由位于CG和FG外侧的氧化层109构成。

以上举较佳实施例，对本发明的目的、技术方案和优点进行了进一步详 细说明，所应理解的是，以上所述仅为本发明的较佳实施例而已，并不用以 限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换和 改进等，均应包含在本发明的保护范围之内。