用于透射电子显微镜检测的半导体结构的制备方法和结构

摘要

本发明公开了一种用于制备透射电子显微镜检测的半导体样本的方法，所述方法包括以下步骤：提供前端器件，在所述前端器件上形成有介电材料层；在所述介电材料层上沉积阻挡层；在所述阻挡层上沉积第一种晶层；在所述第一种晶层上设置界面层；在所述界面层上沉积第二种晶层；在所述第二种晶层上设置填充层。本发明还公开了一种用于透射电子显微镜检测的半导体结构。根据本发明的方法和结构，可以方便地应用于半导体制造过程的铜互连技术中，并对于阻挡层和种晶层阶梯覆盖进行透射电子显微镜检测，并且能够保证在透射电子显微镜取样期间通孔不会变形，以及能够进一步清晰地得到对于阻挡层和种晶层阶梯覆盖的透射电子显微镜检测图像。

说明书

技术领域

本发明涉及半导体制造技术领域，特别涉及一种用于透射电子显微镜 (TEM)检测半导体结构中的阻挡层和种晶层阶梯覆盖的方法和结构。

背景技术

随着超大规模集成电路工艺的发展，半导体工艺现已经进入了超深亚 微米时代。在新的工艺水平，尤其是在90纳米或以下的技术节点上，主要 的信号延时来自互连电路的部分。传统的半导体工艺中主要采用的铝作为 金属互连材料在信号延时上已经受到限制。因此，寻找到了新的材料来满 足对电阻的要求，这种材料就是铜。简单地说，铜工艺就是指以铜作为金 属互连材料的一系列半导体制造工艺。将铜工艺融入集成电路制造工艺可 以提高芯片的集成度，提高器件密度，提高时钟频率以及降低消耗的能量。 要达到这样的要求就需要对工艺上做出相应的调整。

选用电阻率比较小的金属材料作为互连材料，和选用介电常数(K) 比较低的介电材料是降低信号延时、提高时钟频率的两个主要方向。铜的 电阻率为1.7μΩcm，铝的电阻率为2.8μΩcm，所以铜材料更为优越。同 时由于采用铜线可以降低互连层的厚度，所以同时也降低了电容。为了进 一步降低信号延时，半导体制造技术领域也在选择比二氧化硅(SiO₂)的 K值更加低的介电材料，即所谓的低K值介电材料。现有的铝材料(通常 选用掺入少量铜的铝铜合金材料)在器件密度进一步提高的情况下还会出 现由电子迁移引发的可靠性问题，而铜材料在这方面比铝也具有很强的优 越性。当集成电路的电流密度超过一个阈值时，高熔点的材料比低熔点的 材料更易于发生电子迁移，原因在于前者具有更高的晶界扩散激活能力。 铜的熔点为1083℃，铝的熔点为660℃，所以铜材料更加不容易发生电子 迁移。和铝材料相比，铜材料的电子迁移失效时间要大一到两个数量级， 所以它可以在更小的互连层厚度上通过更高的电流密度，从而降低能量消 耗。

由于对铜的刻蚀非常困难，因此铜互连采用双嵌入式工艺，又称双大马 士革工艺(dual damascene)，1)首先沉积一层薄的氮化硅(Si₃N₄)作为 扩散阻挡层和刻蚀终止层，2)接着在上面沉积一定厚度的氧化硅(SiO₂)， 3)然后光刻出微通孔(via)，4)对通孔进行部分刻蚀，5)之后再光刻出 沟槽(trench)，6)继续刻蚀出完整的通孔和沟槽，7)接着是溅射扩散阻 挡层和铜种晶层，8)之后就是铜互连线的电镀工艺，9)最后是退火和化 学机械抛光(CMP)，对铜镀层进行平坦化处理和清洗。其中种晶层是作 为电镀时的导电层，而阻挡层作为作为扩散阻挡层和刻蚀终止层。在铜互 连技术中，一个重要的方面是控制阻挡层和种晶层(barrier和seed)的阶 梯覆盖(step coverage)。阶梯覆盖是指芯片上各层次间各项薄膜、沉积材 料等，当覆盖、跨越过底下层次时，由于底下层次高低起伏不一及有线条 粗细变化，会造成此薄膜、沉积材料在产品部分区域(如高低起伏交界处) 覆盖度会变差，此变差的程度，即为阶梯覆盖。一般以厚度变化比表示： 阶梯覆盖＝厚度最薄处和厚度最厚处，此比例越接近1越理想，反之越差。 这就需要对各种结构中的阻挡层和种晶层的阶梯覆盖进行检测。用物理气 相沉积阻挡层和种晶层的技术目前广泛应用于半导体工艺中大多数改良的 铜金属化后端互连。阶梯覆盖能力是评价阻挡层和种晶层形成性能以及工 艺稳定性的关键性标准。由于透射电子显微镜检测的分辨率高，可以对晶 格结构直接成像，比较适合用于进行微观尺度缺陷的分析，所以常规的检 查阶梯覆盖的方法是使用透射电子显微镜进行检测。

如图1所示，为现有技术中用于透射电子显微镜检测阻挡层和种晶层 阶梯覆盖的方法流程图，方法100包括步骤101、102以及103。在步骤101 中，在介电材料层上沉积阻挡层。步骤102中，在阻挡层上沉积种晶层。 然后在步骤103中，对上述结构进行透射电子显微镜取样，用以对阻挡层 和种晶层阶梯覆盖进行透射电子显微镜检测。

然而，现有技术中的透射电子显微镜取样方法存在一些无法避免的问 题。由于在较先进的半导体制作工艺中，介电材料都是选用介电常数(K) 较低的材料，这样做能够相应地降低电容。但是低介电常数的介电材料具 有多孔及疏松(porous)等特性，其在具有降低电容这一优势的同时也存 在缺陷。比较显著的一方面是，在根据图1的方法进行透射电子显微镜检 测的取样过程中，由于透射电子显微镜取样步骤例如环氧化物粘着和硬化、 聚焦离子束(FIB)切割和离子束研磨等等都会产生热量，使得低介电常数 的介电材料无法承受产生的热量，从而进一步导致铜互连结构中的微通孔 完全变形。另一方面的问题是，在根据图1的方法进行透射电子显微镜检 测而取得的沟槽(trench)的开口数据(pinch off data)很不清楚。这是由 于通孔在透射电子显微镜取样期间完全变形而导致沟槽的开口不均匀。这 使得在透射电子显微镜检测时无法清晰地取得沟槽的开口数据，极大地影 响了透射电子显微镜检测的效果。

图2是现有技术中经过透射电子显微镜检测后的铜互连结构的示意 图，圆圈201内的区域说明微通孔已经完全变形。图3是现有技术中经过 透射电子显微镜检测后的铜互连结构的另一个示意图，其中弧线301表示 出通孔已经变形，并且直线302表示出沟槽开口已经变得很不均匀。

综上所述，现有技术中存在的上述问题比较显著地影响了铜互连技术 的应用，其已经成为当今半导体制造技术领域亟待解决的课题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方 式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定 出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确 定所要求保护的技术方案的保护范围。

为了解决现有技术的透射电子显微镜检测阻挡层和种晶层阶梯覆盖时 导致通孔变形以及随之而来的无法清晰地取得透射电子显微镜检测图像数 据的问题，本发明公开了一种用于制备透射电子显微镜检测的半导体结构 的方法，所述方法包括以下步骤：提供前端器件，在所述前端器件上形成 有介电材料层；在所述介电材料层上沉积阻挡层；在所述阻挡层上沉积第 一种晶层；在所述第一种晶层上设置界面层；在所述界面层上沉积第二种 晶层；在所述第二种晶层上设置填充层。

根据本发明的一个方面，其中所述介电材料层的K值小于2.75。

根据本发明的一个方面，其中所述界面层的材料为钽、钨、钴以及钌 中的一种。

根据本发明的一个方面，其中所述界面层使用物理气相沉积、化学气 相沉积以及原子层电沉积中的一种来设置。

根据本发明的一个方面，其中在使用所述物理气相沉积来设置所述界 面层时，所述界面层使用无偏压钽，所述无偏压钽的厚度为20至200埃。

根据本发明的一个方面，其中在使用所述物理气相沉积来设置所述界 面层时，所述界面层使用双层钽，所述双层钽为厚度为5至10埃的无偏压 钽和厚度为20至200埃的高刻蚀沉积比例钽。

根据本发明的一个方面，其中所述第二种晶层的材料为铜。

根据本发明的一个方面，其中所述第二种晶层的厚度小于500埃。

根据本发明的一个方面，其中所述填充层的材料为铜，并且使用电化 学镀铜设置所述填充层。

根据本发明的一个方面，其中所述填充层的厚度大于200埃。

本发明还公开了一种用于透射电子显微镜检测的半导体结构，所述结 构包括：前端器件，在所述前端器件上形成有介电材料层；阻挡层，所述 阻挡层沉积在所述介电材料层上；第一种晶层，所述第一种晶层沉积在所 述阻挡层上；界面层，所述界面层设置在所述第一种晶层上；第二种晶层， 所述第二种晶层沉积在所述界面层上；填充层，所述填充层设置在所述第 二种晶层上。

根据本发明的一个方面，其中所述介电材料层的K值小于2.75。

根据本发明的一个方面，其中所述界面层的材料为钽、钨、钴以及钌 中的一种。

根据本发明的一个方面，其中所述界面层使用物理气相沉积、化学气 相沉积以及原子层电沉积中的一种来设置。

根据本发明的一个方面，其中在使用所述物理气相沉积来设置所述界 面层时，所述界面层使用无偏压钽，所述无偏压钽的厚度为20至200埃。

根据本发明的一个方面，其中在使用所述物理气相沉积来设置所述界 面层时，所述界面层使用双层钽，所述双层钽为厚度为5至10埃的无偏压 钽和厚度为20至200埃的高刻蚀沉积比例钽。

根据本发明的一个方面，其中所述第二种晶层的材料为铜。

根据本发明的一个方面，其中所述第二种晶层的厚度小于500埃。

根据本发明的一个方面，其中所述填充层的材料为铜，并且使用电化 学镀铜设置所述填充层。

根据本发明的一个方面，其中所述填充层的厚度大于200埃。

根据本发明所提供的用于透射电子显微镜检测阻挡层和种晶层阶梯 覆盖的方法和结构，可以方便地应用于半导体制造过程的铜互连技术中， 并对于阻挡层和种晶层阶梯覆盖进行透射电子显微镜检测，并且能够保证 在透射电子显微镜取样期间通孔不会变形，以及能够进一步清晰地得到对 于阻挡层和种晶层阶梯覆盖的透射电子显微镜检测图像。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中 示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，

图1是现有技术中用于透射电子显微镜检测阻挡层和种晶层阶梯覆盖 的方法流程图；

图2是现有技术中经过透射电子显微镜检测后的铜互连结构的示意 图；图3是现有技术中经过透射电子显微镜检测后的铜互连结构的另一个 示意图；

图4是根据本发明的一个实施例的用于透射电子显微镜检测阻挡层和 种晶层阶梯覆盖的方法流程图；以及

图5是根据本发明的一个实施例的用于透射电子显微镜检测阻挡层和 种晶层阶梯覆盖的结构的示意图；

图6是根据本发明的方法或结构经过透射电子显微镜检测后的铜互连 结构的示意图；

图7是根据本发明的方法或结构经过透射电子显微镜检测后的铜互连 结构的另一个示意图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底 的理解。然而，对于本领域技术人员来说显而易见的是，本发明可以无需 一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发 生混淆，对于本领域公知的一些技术特征未进行描述。

为了彻底了解本发明，将在下列的描述中提出详细的步骤和结构，以 便说明本发明是如何解决现有技术无法在对阻挡层和种晶层阶梯覆盖进行 透射电子显微镜检测时保证通孔不被损坏变形的问题。显然，本发明的施 行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实 施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实 施方式。

如图4所示，为根据本发明的一个实施例的用于透射电子显微镜检测 阻挡层和种晶层阶梯覆盖的方法400流程图。在步骤401中，在介电材料 层上沉积阻挡层。在步骤402中，在阻挡层上沉积种晶层。根据现有技术 对阻挡层和种晶层阶梯覆盖进行透射电子显微镜检测的方法，在进行了上 述步骤401和步骤402之后，便对阻挡层和种晶层结构进行用于透射电子 显微镜检测阶梯覆盖的取样。然而，由于由低K值介电材料、阻挡层和种 晶层所组成的铜互连结构很容易在取样过程中损坏而导致诸如通孔变形等 后果，因此需要加强上述铜互连结构的“强度”用以在取样过程中保持不 被损坏。

根据本发明，加强上述铜互连结构的“强度”的一个有效的方法是使 用填充材料来完全填充上述铜互连结构。这种填充材料需要具有与上述多 孔及疏松特征正相反的特征、以及具有熔点高等良好的热稳定性。

然而，在使用这种填充材料完全填充上述铜互连结构以后，上述填充 材料将与步骤402中沉积的种晶层，即第一种晶层“粘结”在一起，因此 在透射电子显微镜检测阶梯覆盖的取样过程中无法区分出步骤402中沉积 的第一种晶层的界面。因此，必须在上述第一种晶层和上述填充材料之间 设置一层界面层，用以分隔开上述第一种晶层和上述填充材料，从而使得 在进行透射电子显微镜检测阶梯覆盖时能够清楚地区分出待检测的第一种 晶层的界面，用以得出正确的阶梯覆盖检测结果。更特别地，由于应用在 铜互连半导体结构中，这种界面层的材料需要是比铜的原子量大的重金属、 热稳定性好，并且其与铜材料之间要具有比较好的浸润特性，从而能够“附 着”在铜材料的第一种晶层上。有多种重金属材料符合上述特性要求而可 以用于设置界面层，诸如钽(Ta)、钴(Co)、钨(W)以及钌(Ru)等等。 在本发明的一个实施例中，优选使用钽材料来设置界面层。

但是，在使用界面层将上述第一种晶层和上述填充材料分隔开之后， 填充材料无法直接牢固地设置在界面层上。例如在使用铜材料设置的填充 层和使用钽设置的界面层之间无法固定，从而需要在填充层上再沉积一层 种晶层，即第二种晶层。要求第二种晶层的材料能够被填充材料填充并且 相互之间能够连接很好的结合。当然，良好的热稳定性也是第二种晶层的 材料应具有的必不可少的特性。

因此，根据本发明的实施例，在步骤403中，在由步骤402沉积的第 一种晶层上设置一层界面层，用于将步骤402中沉积的第一种晶层和在后 面步骤中设置的填充层“区分”开。在步骤404中，在介面层上再沉积一 层第二种晶层，用于将在后面步骤中设置的填充层牢固地填充到上述铜互 连结构中。在步骤405中，在由步骤404沉积的第二种晶层上设置填充层， 填充层将上述铜互连结构完全填充。在步骤406中，利用透射电子显微镜 进行对阶梯覆盖的取样及检测。

本发明的实施例中通常选用K值较低的介电材料来用于形成介电材料 层。优选地，介电材料的K值小于2.75。

在本发明的一个优选实施例中，在步骤403中，使用钽(Ta)设置界 面层可以利用多种工艺，诸如物理气相沉积(PVD)、化学气相沉积(CVD) 以及原子层电沉积(ALD)等工艺。在本发明的一个实施例中，在使用物 理气相沉积来设置界面层时，在使用钽设置界面层时可以选择使用无偏压 钽，并且无偏压钽的厚度为20至200埃。在本发明的另一个实施例中，在 使用物理气相沉积来设置界面层时，在使用钽设置界面层时可以选择使用 双层钽，其中双层钽为厚度为5至10埃的无偏压钽和厚度为20至200埃 的高刻蚀沉积比例(Etch和Deposition Ratio)钽。刻蚀沉积比例是指，在 进行沉积过程中，当对需要沉积的粒子附加偏压时，会有部分粒子从沉积 表面反溅射出，可以用反溅射出的粒子与沉积的粒子之间的比值来表征刻 蚀沉积比例，即刻蚀沉积比例＝粒子反溅射率/粒子沉积率。无偏压钽是指 在沉积过程中不对钽粒子附加偏压，因此无偏压钽的刻蚀沉积比例为零。 高刻蚀沉积比例钽是指在沉积过程中对钽粒子附加偏压，并使其刻蚀沉积 比例达到一定数值，典型地为大于30％，甚至能够达到60％。无偏压钽的 优势在于，由于其在沉积过程中没有附加偏压而不会产生破坏效应。双层 钽中的高刻蚀沉积比例钽的优势在于其在沉积过程中附加偏压，而偏压能 够轰击钽材料更好地附着在侧壁的铜材料的种晶层上。

在本发明的一个优选实施例中，在步骤404中，在界面层上沉积的种 晶层使用铜材料来完成。优选地，在界面层上沉积的种晶层的厚度小于500 埃。

在本发明的一个优选实施例中，在步骤405中，上述填充材料使用铜， 并且使用电化学镀(ECP)工艺形成铜材料的填充层。优选地，填充层的 厚度大于200埃。

由于上面的实施例中使用了铜材料完全填充了由介电材料、阻挡层和 种晶层所组成的铜互连结构，因此根据图4的方法进行透射电子显微镜检 测的取样过程中没有导致通孔变形。并可以更清晰的获得关于诸如阻挡层 和种晶层的阶梯覆盖数据、沟槽的开口数据等透射电子显微镜检测结果。

如图5所示，为根据本发明的一个实施例的用于透射电子显微镜检测 阻挡层和种晶层阶梯覆盖的结构500的示意图。结构500包括介电材料层 501、在介电材料层501上沉积的阻挡层502，以及在阻挡层502上沉积的 第一种晶层503。介电材料层501、阻挡层502和第一种晶层503组成了进 行透射电子显微镜检测阻挡层和种晶层阶梯覆盖的铜互连结构。结构500 还包括在第一种晶层503上面设置的界面层504、在界面层504上沉积的 第二种晶层505、设置在第二种晶层505上的填充层506，界面层504用于 将种晶层503和填充层506“区分”开，以在进行透射电子显微镜检测取 样时能够清晰地取样到种晶层503的边界面。由于填充层506无法紧密地 填充在已经由界面层504“分隔”开的用于透射电子显微镜检测的铜互连 结构上，所以第二种晶层505特别用于使填充层506能够完全紧密地填充 在用于透射电子显微镜检测的铜互连结构上。需要说明的是，由于种晶层 505的作用就是用于将填充层506完全填充在由界面层504“区分”的整个 铜互连结构(即，由介电材料层501、阻挡层502和种晶层503所组成)， 因此种晶层505和填充层506完全粘结在一起，在它们之间并没有清晰且 完整的界限(在图3中用虚线表示)。

在图5所示的结构中，通常选用K值较低的介电材料来用于介电材料 层。优选地，介电材料的K值小于2.75。

在图5所示的结构中，在界面层504中，使用钽(Ta)设置界面层可 以利用多种工艺，诸如物理气相沉积(PVD)、化学气相沉积(CVD)以 及原子层电沉积(ALD)等工艺。在使用物理气相沉积来设置界面层时， 在使用钽设置界面层时可以选择使用无偏压钽，并且无偏压钽的厚度为20 至200埃。可选择地，在使用物理气相沉积来设置界面层时，在使用钽设 置界面层时可以选择使用双层钽，其中双层钽为厚度为5至10埃的无偏压 钽和厚度为20至200埃的高刻蚀沉积比例(Etch和Deposition Ratio)钽。

在图5所示的结构中，在种晶层505中，在界面层上沉积的种晶层使 用铜材料来完成。优选地，在界面层上沉积的种晶层的厚度小于500埃。

在图5所示的结构中，在填充层506中，上述填充材料使用铜，并且 使用电化学镀(ECP)工艺形成铜材料的填充层。优选地，填充层的厚度 大于200埃。

图6是根据本发明的方法或结构经过透射电子显微镜检测后的铜互连 结构的示意图，圆圈601内的区域说明微通孔基本没有变形。图7是根据 本发明的方法或结构经过透射电子显微镜检测后的铜互连结构的另一个示 意图，其中弧线701表示出通孔基本没有变形，并且直线702和703表示 出沟槽开口依然很均匀，并且直线704特别表示沟槽开口很均匀。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施 例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例 范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施 例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改 均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要 求书及其等效范围所界定。