用于微机电系统器件的圆片级三维封装方法

摘要

本发明公开了一种用于微机电系统器件的圆片级三维封装方法，该方法包括：制作盖片；以及将制作的盖片与器件芯片进行圆片级键合。本发明提出利用电磁力将微纳尺度的金属线导入微孔中来实现高质量可靠的三维电学连接，损耗低，寄生效应小；采用局域加热技术只对键合区域进行加热，不仅能实现高键合强度和高气密性，而且保证器件区在整个键合过程中处于较低温度，器件性能不受键合温度影响。圆片级封装保证了封装的低成本。这一方法为MEMS器件，特别是射频MEMS器件，提供了高质量的低成本三维封装方法。

说明书

技术领域

本发明涉及半导体工艺领域，特别涉及一种用于微机电系统器件的圆 片级三维封装方法。

背景技术

微机电系统(Micro Electro Mechanical System，MEMS)是将微机械 元件、微型传感器、微型执行器、信号处理与控制电路等集成于一体的微 系统。随着MEMS与微电子、光电以及新兴纳米技术的融合，MEMS技 术已在越来越多的学科与领域内得到了更为广泛的应用。MEMS器件种 类繁多，没有标准化的封装方法。MEMS封装成本占制造成本的50％～ 80％。因此，研究开发低成本、高性能、圆片级的MEMS封装技术对推 动MEMS产业化至关重要^[1]。

三维封装技术是MEMS封装技术的发展趋势，又称立体封装技术， 是在X-Y平面二维封装的基础上，向三维方向发展的高密度封装技术， 与传统一维和两维封装相比，具有更小的封装体积、重量、延迟、噪声和 功耗，更高的速度和互连效率等^[2]。

三维封装的结构类型有三种：一是埋置型三维封装，即在多层基板底 层埋置IC芯片，顶层组装IC芯片，其间为高密度互连基板；二是有源 基板型三维封装，即在衬底上制造多层布线和多种集成电路，顶层组装模 拟芯片和其它元器件；三是叠层型三维封装，即把多个裸芯片或经过一级 封装的多芯片模块沿Z轴叠装、互连，组装成三维封装结构^[3]。

叠层型三维封装，不但应用了许多成熟的组装互连技术，还发展应用 了垂直互连技术，成本更低，体积更小，是目前得到广泛研究和应用的一 种三维封装技术^[4]。

叠层型三维封装的关键技术是垂直互连技术，它可用于电源、地以及 层间信号互连。垂直互连按互连方式的不同分为薄膜垂直互连、丝焊垂直 互连、凸点垂直互连和贯穿硅的通孔技术(through-silicon vias，TSV)。 薄膜垂直互连一般选用金属、导电环氧和各向异性导电胶等，丝焊垂直互 连则往往使用金丝和铝丝，而凸点垂直互连则选用焊膏^[4]。硅通孔技术 (TSV)是通过在芯片和芯片之间、晶圆之间制作垂直导通，实现芯片之 间互连的最新技术，TSV能够使芯片在三维方向堆叠的密度最大，外形 尺寸最小，并且大大改善芯片速度和低功耗的性能。使用TSV互连的叠 层型三维封装所需的关键技术包括通孔的制作、绝缘材料的选择和填充、 互连导线的材料选择和制作、堆叠形式和键合方式^[5]。

TSV互连的叠层型三维封装可采取圆片级封装，圆片级封装降低了 封装的尺寸从而降低制造成本。实现圆片级封装最关键的工艺是圆片键 合。对其要求是：好的密封性，以防止湿气污染致使微结构失效；低键合 温度，避免高温引起器件的失效或者性能退化；低应力，避免应力对器件 性能产生不利影响^[6-7]。

为解决圆片键合工艺中器件经历高温的问题，近年来提出了局部加热 封装方法，在封装过程中使热量仅集中在键合微区，其它部位仍然保持低 温，从而避免了高温的不利影响，而且可以降低封装应力和杂质扩散，提 高器件性能和可靠性，成为近年来MEMS封装技术发展的主要方向^[8-9]。

针对上述MEMS三维封装面临的问题，本发明提出利用电磁力将微 纳尺度的金属线导入微孔中来实现高质量可靠的三维电学连接^[10]，损耗 低，寄生效应小；采用局域加热技术只对键合区域进行加热，不仅能实现 高键合强度和高气密性，而且保证器件区在整个键合过程中处于较低温 度，器件性能不受键合温度影响。圆片级封装保证了封装的低成本^[11]。这 一方法为MEMS器件提供了高质量的低成本三维封装方法，特别适用于射 频MEMS器件封装，不仅可以避免射频信号的衰减，保持低的插入损耗和 反射损耗，而且能最大程度降低对射频MEMS器件的电学性能影响。

参考文献

1.潘开林，李鹏，宁叶香，颜毅林，微机电系统封装技术，微细加工技术， 2008，(02)

2.Said F Al-sarawi，Derek Abbott，Paul D.Franzon，A Review of 3-D Packaging Technology，IEEE Transactions on Components，Packaging，and  Manufacturing-PART B 21，2(1998).

3.杨建生，BGA多芯片组件及三维立体封装(3D)技术，电子与封装， 2003，(01)

4.阮祖刚，MEMS三维堆叠模块化封装研究，中国科学院研究生院(上 海微系统与信息技术研究所)，2007

5.童志义，3D IC集成与硅通孔(TSV)互连，中国电子科技集团公司第 四十五研究所，电子工业专用设备，2009，(03)

6.C.Schuckert，D.Murray，C.Roberts，G.Cheek，T.Goida，Polyimide  Stress Buffers in IC Technology，IEEE/SEMI Advanced Semiconductor  Manufacturing Conference and Workshop.World-Class Manufacturing. ASMC′90 Proceedings 72(1990).

7.S.Seok，N.Rolland，PA.Rolland，A Novel Packaging Method Using  Wafer-level BCB Polymer Bonding and Glass Wet-etching for RF Applications， Sensor and Actuators A-Physical 147，677(2008).

8.LW Lin，MEMS Post-packaging by Localized Heating and Bonding， IEEE Transactions on Advanced Packaging 23，608(2000)

9.JR Mabesa，AJ.Scott，X.Wu，GW.Auner，Localized Heating/Bonding  Techniques in MEMS Packaging，Proceedings of the Society of Photo-optical  Instrumentation Engineers 5804，700(2005)

10.A.C.Fischer，N.Roxhed，T.Haraldsson，N.Heinig，G.Stemme，F. Niklaus，Fabrication of High Aspect Ratio Through Silicon Vias(TSVs)by  Magnetic Assembly of Nickel Wires，2011 IEEE 24th International Conference  on Micro Electro Mechanical Systems 37(2011)

11.Jay S.Mitchell，Low Temperature Wafer Level Vacuum Packaging  Using Au-Si Eutectic Bonding and Localized Heating，University of Michigan， USA，2008

发明内容

(一)要解决的技术问题

针对现有MEMS封装存在的诸多问题，本发明的主要目的在于提供 一种用于MEMS器件的圆片级低温封装方法，以解决MEMS器件封装成 本高，气密性差，器件经历高温而性能退化，射频信号损耗大的问题，达 到提高MEMS器件封装质量，降低成本，推广MEMS器件应用，实现系 统的微型化、集成化、智能化的目的。

(二)技术方案

为达到上述目的，本发明提供了一种用于微机电系统器件的圆片级三 维封装方法，该方法包括：制作盖片；以及将制作的盖片与器件芯片进行 圆片级键合。

上述方案中，所述制作盖片包括：对晶片1背面进行光刻和刻蚀，在 晶片1背面中心部分制作出背面沟槽2，作为器件区对应的空腔；在晶片 1双面淀积氧化硅掩膜3，并对晶片1正面的氧化硅掩膜3进行光刻形成 刻蚀孔4；从晶片1正面对准刻蚀孔4对晶片1进行刻蚀，直至刻蚀到晶 片1背面的氧化硅掩膜3，形成微通孔5；在微通孔5的内壁淀积氧化硅 薄膜6，形成微通孔5的绝缘侧壁；在晶片1背面用磁铁8将金属线7从 正面导入微通孔5中；在晶片1正面旋涂电学隔离介质9，填充金属导线 7与微通孔5之间的间隙；对晶片1正面进行打磨和抛光，去除电学隔离 介质9和多余的金属线7；通过光刻和刻蚀在晶片1背面氧化硅掩膜3与 微通孔5对应的位置形成接触孔10；以及在晶片1双面进行光刻、淀积金 属并进行金属剥离，在晶片1背面形成键合区12和电学连接焊盘11，完 成盖片的制作。

上述方案中，所述将制作的盖片与器件芯片进行圆片级键合是采用圆 片级低温键合封装，具体包括：将表面制作有器件14的芯片13与晶片1 进行对准，在晶片1正面进行加热至300℃，使位于晶片1背面的键合区 12和电学连接焊盘11分别与芯片13的键合区和电学连接焊盘进行键合。

(三)有益效果

从上述技术方案可以看出，本发明具有以下有益效果：

1、本发明提供的这种用于MEMS器件的圆片级三维封装方法，利用 电磁力将微纳尺度的金属线导入微孔中来实现高质量可靠的三维电学连 接，而不是用金属淀积生长的方法，避免了淀积金属中缺陷对电学传输性 能的影响，方法简单快捷，可控性好。

2、本发明提供的这种用于MEMS器件的圆片级三维封装方法，采 用局部加热技术，利用电阻加热在待密封的区域局部加热形成高温，不仅 能实现高键合强度和高气密性，而且保证器件区在整个键合过程中处于较 低温度，避免了高温产生的对器件性能影响，提高了封装的可靠性。

3、本发明提供的这种用于MEMS器件的圆片级三维封装方法，可用 于各类微机电系统芯片的封装，特别是射频MEMS器件、生化MEMS器 件和光学MEMS器件，成倍提高系统的功能密度、信息密度与互连密度， 降低封装成本，实现系统的微型化、、集成化、智能化，大幅节能降耗。

附图说明

图1是本发明提供的用于微机电系统器件的圆片级三维封装方法的流 程图；

图2(a)～图2(i)是依照本发明实施例制作盖片的工艺流程图；

图2(j)是依照本发明实施例将制作的盖片与器件芯片进行圆片级键 合的示意图。

附图标记说明：

1.晶片；2.沟槽；3.氧化硅掩模；4.刻蚀孔；5.通孔；6.绝缘侧 壁；7.金属线；8.磁铁；9.隔离介质；10.接触孔；11.电学连接焊盘； 12.键合区；13.MEMS芯片；14.MEMS器件。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实 施例，并参照附图，对本发明进一步详细说明。

如图1所示，图1是本发明提供的用于微机电系统器件的圆片级三维 封装方法的流程图，该方法包括：i、制作盖片；ii、将制作的盖片与器 件芯片进行圆片级键合。

其中，步骤i中所述制作盖片包括：对晶片1背面进行光刻和刻蚀， 在晶片1背面中心部分制作出背面沟槽2，作为器件区对应的空腔；在晶 片1双面淀积氧化硅掩膜3，并对晶片1正面的氧化硅掩膜3进行光刻形 成刻蚀孔4；从晶片1正面对准刻蚀孔4对晶片1进行刻蚀，直至刻蚀到 晶片1背面的氧化硅掩膜3，形成微通孔5；在微通孔5的内壁淀积氧化 硅薄膜6，形成微通孔5的绝缘侧壁；在晶片1背面用磁铁8将金属线7 从正面导入微通孔5中；在晶片1正面旋涂电学隔离介质9，填充金属导 线7与微通孔5之间的间隙；对晶片1正面进行打磨和抛光，去除电学隔 离介质9和多余的金属线7；通过光刻和刻蚀在晶片1背面氧化硅掩膜3 与微通孔5对应的位置形成接触孔10；以及在晶片1双面进行光刻、淀积 金属并进行金属剥离，在晶片1背面形成键合区12和电学连接焊盘11， 完成盖片的制作。

在本发明实施例中，所述晶片1为任意取向的晶片，包括硅片、含氧 化硅层和/或单晶硅器件层的SOI片。所述氧化硅掩膜3是采用等离子体 增强化学气相淀积PECVD形成的SiO₂薄膜或采用热氧化形成的SiO₂薄 膜，其厚度至少为1微米。

所述从晶片1正面对准刻蚀孔4对晶片1进行刻蚀形成微通孔5的步 骤中，采用的刻蚀方法为各向异性反应离子干法刻蚀，微通孔5的直径为 几十微米至几百微米。

所述在晶片1背面用磁铁8将金属线7从正面导入微通孔5中，具体 包括：在晶片1正面均匀分布金属线7，在背面用磁铁8将金属线7导入 微通孔5中；其中，所述金属线7是铁、钴或镍等，所述磁铁8是永磁铁 或软磁铁等。

所述在晶片1背面形成键合区12和电学连接焊盘11，是通过金属剥 离同时形成于晶片1的背面。

其中，步骤ii中所述将制作的盖片与器件芯片进行圆片级键合是采用 圆片级低温键合封装，具体包括：将表面制作有器件14的芯片13与晶片 1进行对准，在晶片1正面进行加热至300℃，使位于晶片1背面的键合 区12和电学连接焊盘11分别与芯片13的键合区和电学连接焊盘进行键 合。

在本发明实施例中，所述圆片级低温键合封装采用局域加热的键合方 法。所述局域加热的温度随焊料的不同而变化，所述局域加热所用焊料为 多层金属，如金锡等。

基于图1所示的用于微机电系统器件的圆片级三维封装方法的流程 图，图2(a)至图2(j)示出了依照本发明实施例用于微机电系统器件的 圆片级三维封装方法的流程图，其中，图2(a)～图2(i)是依照本发明 实施例制作盖片的工艺流程图，图2(j)是依照本发明实施例将制作的盖 片与器件芯片进行圆片级键合的示意图。

如图2(a)～图2(i)所示，本实施例提供的盖片制作的工艺流程包 括：

步骤1：对硅片1背面中心部位进行光刻和刻蚀，制作出背面沟槽2 作为器件区对应的空腔；具体包括：

在硅片1背面涂敷光刻胶，对该光刻胶进行光刻得到掩模图形，以该 光刻胶为掩模，在硅片1背面利用反应离子干法刻蚀技术对硅片1进行刻 蚀，得到深度为10微米左右的沟槽2，然后用等离子体去胶机或丙酮溶液 去胶。具体如图2(a)所示。

步骤2：通过光刻和刻蚀在硅片1双面制备氧化硅掩膜3；

在硅片1双面利用等离子体增强化学气相淀积方法淀积厚度为3微米 的氧化硅掩膜3，并对硅片1正面的氧化硅掩膜3进行光刻形成刻蚀孔4。 具体如图2(b)所示。

步骤3：利用步骤2所制备的氧化硅掩膜3，从硅片1正面利用反应 离子干法刻蚀技术对准刻蚀孔4对硅片1进行刻蚀，直至刻蚀到硅片1背 面的氧化硅掩膜，形成微通孔5；具体包括：

以二氧化硅3作掩模，从硅片1正面利用反应离子干法刻蚀技术对准 刻蚀孔4对硅片1进行刻蚀，刻穿厚度约500微米的硅片1直至刻蚀到硅 片1背面的氧化硅掩膜，然后用等离子体去胶机或丙酮溶液去胶，形成微 通孔5。具体如图2(c)所示。

步骤4：在微通孔5的内壁制备氧化硅薄膜6；

从硅片1正面利用热氧化方法在微通孔5的内壁及二氧化硅3之上形 成厚度为1微米的二氧化硅薄膜6。具体如图2(d)所示。

步骤5：在硅片1背面用磁铁8将金属线7从正面导入硅片1的微通 孔5中；

在硅片1正面均匀分布金属线7，在背面用磁铁8将金属线7导入微 通孔5中。所用磁感特性的金属线7可以是铁、钴或镍等。所用磁铁可以 是永磁铁、软磁铁等。具体如图2(e)所示。

步骤6：在硅片1正面旋涂电学隔离介质9，填充金属导线7和微通 孔5之间的间隙；

在硅片1正面用旋转涂胶的方法，将隔离介质9均匀地涂敷在硅片1 表面，厚度大约5～10微米，以保证完全填充金属导线7和微通孔5之间 的间隙。电学隔离介质9可以是聚对二甲苯基、联苯丙环烃稀、环氧树脂、 硅胶。具体如图2(f)所示。

步骤7：对硅片1正面进行打磨和抛光；

对硅片1正面进行打磨和抛光，去除电学隔离介质9和多余的金属线 7。具体如图2(g)所示。

步骤8：通过光刻和刻蚀在硅片1背面氧化硅掩膜3与微通孔5对应 的位置形成接触孔10；

在硅片1背面光刻得到掩模图形，以光刻胶作掩模刻蚀氧化硅掩膜3， 在与微通孔5对应的位置得到接触孔10。具体如图2(h)所示。

步骤9：在硅片1双面进行光刻、淀积金属并进行金属剥离：

在硅片1双面光刻得到厚度约为3μm的光刻胶掩模。再在硅片1双 面用电子束蒸发金锡金，3000埃/2.1微米/3000埃。然后用丙酮溶液去胶。 得到盖片的电学连接焊盘11和键合区12。具体如图2(i)所示。

如图2(j)所示，图2(j)是依照本发明实施例将制作的盖片与器件 芯片进行圆片级键合的示意图。其中盖片与器件芯片13的圆片级键合是 采用圆片级低温键合封装，具体包括：在对硅片1进行双面金属剥离后， 硅片1背面形成键合区12和电学连接焊盘11，然后将表面制作有器件14 的芯片13和硅片1进行对准。在硅片1正面进行加热至300℃左右，另 一侧的键合区12和电学连接焊盘11分别和芯片13的键合区12和电学连 接焊盘11进行键合。

因此，本发明提供的用于MEMS器件的圆片级低温封装方法，利用 电磁力将微纳尺度的金属线导入微孔中来实现高质量可靠的三维电学连 接，损耗低，寄生效应小；采用局域加热技术只对键合区域进行加热，不 仅能实现高键合强度和高气密性，而且保证器件区在整个键合过程中处于 较低温度，器件性能不受键合温度影响。圆片级封装保证了封装的低成本。

以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行 了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而 已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修 改、等同替换、改进等，均应包含在本发明的保护范围之内。