一种提高SOI-PMOS器件背栅阈值电压的方法

摘要

本发明涉及SOICMOS半导体集成电路技术领域，具体涉及一种提高SOI-PMOS器件背栅阈值电压的方法。所述方法具体包括如下步骤：将SOI-PMOS器件的源极、漏极、栅极均接地电位，将SOI-PMOS器件的背栅极接绝对值大于80V的负直流电压，并持续10秒以上的时间。本发明测试了SOI-PMOS器件的背栅阈值电压，提高了SOI-PMOS器件的背栅沟道开启的阈值电压，能够实现SOI-PMOS器件背栅阈值电压的增加和关态漏电流的减小。