应用于MOSFET电学仿真的BSIM4应力模型

摘要

本发明提供一种应用于MOSFET电学仿真的BSIM4应力模型，在标准BSIM4模型的基础上，引入了产生应力的版图参量作为实体参数，所述版图参量的值为设计的版图尺寸，包括相邻PC的间距、dummyPC个数、STI与PC间距、Nwell与PC间距、Nwell与OD边界间距；增加了版图参数和影响系数，所述版图参数为表示各版图参量有效值的拟合参数，所述影响系数为表示各版图参量对BSIM4模型基本参数Vth0和μ0影响程度的拟合参数；以及提供根据所述版图参量确定晶体管饱和阈值电压V

说明书

技术领域

本发明属于集成电路领域，尤其涉及一种应用于MOSFET电学仿真的BSIM4应力模型。

背景技术

随着半导体器件特征尺寸日益减小并进入纳米级别，版图面积不断缩小，对器件引入了应力并影响其电学性能，使MOSFET的阈值电压发生漂移，载流子的迁移率发生变化，进而改变了器件的输出特性。对集成电路设计领域中的设计者而言，在设计时就考虑应力对电路性能的影响已经非常必要。因此，一种具有精确应力模型参数的SPICE 模型能够像普通SPICE模型为集成电路设计工程师预测器件电学特性一样预测不同应力条件下的器件电学特性。通过将应力参数以子电路的形式引入到BSIM4 SPICE模型平台，建立的应力模型，可以对设计好的电路进行应力分析和仿真，从而减少芯片面积并降低成本。

BSIM4模型是目前业界对22nm—130nm标准工艺MOSFET进行建模时应用最广泛的模型。BSIM4模型较为成熟而复杂度非常高，需要较大篇幅进行描述，具体请参看BSIM4模型手册（BSIM4 Manual）。BSIM4 SPICE模型提供了综合通用应力模型模块，我们在原有模型的基础上建立完善的版图相关应力模型完全符合目前业界最近广泛提倡的DFR（Design For Reliability）理念，考虑了更多版图相关的应力因素，对于整个芯片的设计来说，无疑具有重大的意义。无论对于提高集成电路产品的可靠性进而提升成品率亦或是降低整个芯片设计的风险与成本而言都意义重大。

在纳米级的电路中，应力技术已成为提高CMOS性能不可缺少的一部分。从工艺角度来讲，人为地引入应力，如采用STI(Shallow Trench Isolation)、embedded SiGe、DSL(Dual Stress Liner)和SMT(Stress Memorization Technique)等工艺技术，提高器件性能。但同时还存在一些无意的应力，它们大多和版图的布局相关，而版图相关的应力来源主要是LPE(Layout proximity Effect)效应。对于现今纳米级节点的电路来说，版图相关参数对MOSFET电性能的影响不可忽视，随着电路尺寸的不断缩小，这些参数对于MOSFET的性能，诸如MOSFET的阈值电压和载流子的迁移率都产生了不小的影响，因此需要提供准确的模型来模拟版图相关的应力效应。

发明内容

本发明所解决的技术问题在于提供一种22nm－130nm标准工艺MOSFET的BSIM4应力模型，其具有清晰的物理意义及高度的准确性，能够对一定应力条件下不同版图特征的MOSFET电学特性进行模拟。

本发明提供一种应用于MOSFET电学仿真的BSIM4 应力模型，其特征在于，在标准BSIM4 模型的基础上，引入了产生应力的版图参量作为实体参数，所述版图参量的值为设计的版图尺寸，包括相邻PC的间距、dummy PC个数、STI与PC间距、Nwell与PC间距、Nwell与OD边界间距；增加了版图参数和影响系数，所述版图参数为表示各版图参量有效值的拟合参数，所述影响系数为表示各版图参量对BSIM4模型基本参数Vth0和μ0影响程度的拟合参数；以及提供根据所述版图参量确定晶体管饱和阈值电压V_tsat和饱和漏极电流I_dsat的变化特性的方法：在所述标准BSIM4 模型的基础上考虑所述版图参量对零衬偏下长沟道器件阈值电压Vth0和低电场下迁移率μ0的影响；重新定义所述零衬偏下长沟道器件阈值电压Vth0和所述低电场下迁移率μ0。

其中，所述实体参数是引入应力的版图参量，包括：相邻PC的间距pc，dummy PC的个数pcdum，STI与PC的间距sa、sb，Nwell与PC的间距nwpc1、nwpc2，Nwell与OD边界的间距nrx1、nrx2；所述间距为版图上的间距；所述个数为版图上的个数。

其中，所述版图参数包括：相邻PC的有效间距pceff，dummy PC的有效个数dum_eff，STI与PC的有效间距saeff、sbeff，Nwell与PC的有效间距nwpc1eff、nwpc2eff，Nwell与OD边界的有效间距nrx1eff、nrx2eff。

其中，所述影响系数包括：表征相邻PC的间距 pc及dummy PC个数pcdum对所述Vth0和μ0影响程度的参数lkvth0_pc、wkvth0_pc、pkvth0_pc、Kvth0_pc、lku0_pc、wku0_pc、pku0_pc、和Ku0_pc ；表征STI与PC间距sa、sb对所述Vth0和μ0影响程度的参数Kvth0_sti、Ku0_sti ；表征Nwell与PC间距nwpc1、nwpc2对所述Vth0和μ0影响程度的参数Kvth0_nwpc、Ku0_nwpc；表征Nwell与OD边界的间距nrx1、nrx2对所述Vth0和μ0影响程度的参数Kvth0_nrx、Ku0_nrx。

其中，所述确定V_tsat和I_dsat变化特性的方法中还包括由所述实体参数、所述版图参数和所述影响系数的倒数、幂函数运算而产生的第一中间变量Kstress_vth0_pc、Kstress_u0_pc、invpc、invsa、invsb、invnwpc1、invnwpc2、invnrx1、invnrx2、invpceff、invsaeff、invsbeff、invnwpc1eff、invnwpc2eff、invnrx1eff、invnrx2eff，参与到Vth0和μ0的表达。

其中，相邻PC的版图间距pc，dummy PC的版图上的个数pcdum，STI与PC 的版图间距sa、sb，Nwell与PC的版图间距nwpc1、nwpc2，Nwell与OD边界的版图间距nrx1、nrx2参与以下运算，获得所述第一中间变量invpc、invsa、invsb、invnwpc1、invnwpc2、invnrx1、invnrx2：

            

             

                

其中，相邻PC的有效间距pceff，dummy PC的有效个数dum_eff，STI与PC 的有效间距saeff、sbeff，Nwell与PC的有效间距nwpc1eff、nwpc2eff，Nwell与OD边界的有效间距nrx1eff、nrx2eff参与以下运算，获得所述第一中间变量invpceff、invsaeff、invsbeff、invnwpc1eff、invnwpc2eff、invnrx1eff、invnrx2eff：

            

            

               

其中，所述第一中间变量Kstress_vth0_pc、Kstress_u0_pc由以下公式决定：

  其中，所述lkvth0_pc、Wkvth0_pc分别是沟道长度l和沟道宽度w对Kvth0_pc的调质因子，pkvth0_pc是面积（l*w）对kvth0_pc的调制因子；lku0_pc、wku0_pc分别是沟道长度l和沟道宽度w对ku0_pc的调质因子，pku0_pc面积（l*w）对是Ku0_pc的调制因子；llodkvth_pc、wlodkvth_pc分别是沟道长度l和沟道宽度w连同LOD（OD的长度）对kvth0_pc的调制因子；_xl、_xw分别是由于掩膜或者刻蚀作用的沟道长度和沟道宽度的调整参数；wlod是应力效应作用的沟道宽度调整参数。

其中，通过第二中间变量dVth0_s、rh0_u0eff对所述零衬偏下长沟道器件阈值电压Vth0、零偏电场下迁移率μ0做出修正；所述dVth0_s是受应力影响长沟道器件阈值电压的变化量；所述rh0_u0eff是低电场下迁移率的变化率；所述中间变量dVth0_s、rh0_u0eff与Vth0和μ0的关系为：

。

其中，所述第二中间变量dVth0_s、rh0_u0eff由以下公式决定：

其中，所述的MOSFET是包括22nm—130nm标准工艺的MOSFET。

本发明提供一种应用于MOSFET电学仿真的BSIM4 应力模型，该模型提供了根据引入应力的版图相关参数来确定MOSFET饱和阈值电压V_tsat和饱和漏极电流I_dsat的变化特性的方法：在标准BSIM4 模型基础上考虑了PC（多晶硅）与PC间距、dummy PC（陪衬多晶硅）个数、STI（浅沟槽隔离）与PC间距、Nwell（n阱）与PC间距、Nwell与OD（有源区）边界间距对零衬偏情况下长沟道器件阈值电压Vth0和低电场下迁移率μ0的影响，重新定义了2个标准BSIM4模型参数：零衬偏情况下长沟道器件阈值电压Vth0和低电场下迁移率μ0。分别引入了以下版图相关参数和表征参数。

附图说明

图1为本发明应用于MOSFET电学仿真的BSIM4 应力模型的改进的结构框图；

图2为MOSFET版图参数示意图；

图3为MOSFET饱和阈值电压V_tsat 同相邻PC的版图间距pc的关系图；

图4为MOSFET饱和漏极电流I_dsat同相邻PC的版图间距pc的关系图；

图5为MOSFET饱和阈值电压V_tsat同dummy PC的版图上的个数pcdum的关系图；

图6为MOSFET饱和漏极电流I_dsat同dummy PC的版图上的个数pcdum的关系图；

图7为MOSFET饱和阈值电压V_tsat同STI与PC的版图间距sa、sb的关系图；

图8为MOSFET饱和漏极电流I_dsat同STI与PC的版图间距sa、sb的关系图；

图9为MOSFET饱和阈值电压V_tsat同Nwell与PC的版图间距nwpc1、nwpc2的关系图；

图10为MOSFET饱和漏极电流I_dsat同Nwell与PC的版图间距nwpc1、nwpc2的关系图；

图11为MOSFET饱和阈值电压V_tsat同Nwell与OD边界的版图间距nrx1、nrx2的关系图；

图12为MOSFET饱和漏极电流I_dsat同Nwell与OD边界的版图间距nrx1、nrx2的关系图。

具体实施方式

以下结合附图和实施例进一步详细阐述本发明。以下实施例并不是对本发明的限制。在不背离发明构思的精神和范围下，本领域技术人员能够想到的变化和优点都被包括在本发明中。

本发明提供一种应用于MOSFET电学仿真的BSIM4 应力模型，是22nm－130nm标准工艺MOSFET的版图相关BSIM4 应力模型，其具有清晰的物理意义及高度的准确性，能够对一定偏压条件下不同版图参数的MOSFET电学特性进行模拟。

以下将以实施例对如何应用本发明的40nm标准工艺MOSFET的版图相关BSIM4应力模型作进一步的详细描述。

本发明在标准BSIM4 模型基础上，引入了产生应力的版图参量作为实体参数（instance parameter），其值为设计的版图尺寸，包括相邻PC的间距、dummy PC个数、STI与PC间距、Nwell与PC间距、Nwell与OD边界间距；增加了表示各版图参量有效值的拟合参数（fitting parameter）（简称“版图参数”）和表示各版图参量对BSIM4模型基本参数Vth0和μ0影响程度的拟合参数（简称“影响系数”），以及提供根据版图参量确定晶体管饱和阈值电压V_tsat和饱和漏极电流I_dsat的变化特性的方法：在标准BSIM4 模型基础上考虑相邻PC的间距、dummy PC个数、STI与PC间距、Nwell与PC间距、Nwell与OD边界间距这几个版图参量对零衬偏下长沟道器件阈值电压Vth0和低电场下迁移率μ0的影响。本发明重新定义了2个标准BSIM4模型参数：零衬偏下长沟道器件阈值电压Vth0和低电场下迁移率μ0。

图1为应用于MOSFET电学仿真的BSIM4 应力模型。如图1所示，本发明应用于MOSFET电学仿真的BSIM4 应力模型由2个BSIM4 SPICE模型参数受应力效应影响，根据不同的版图参量发生变化的公式(即图1中的变化方程)以及相关的拟合参数以子电路的形式引入到BSIM4 SPICE模型平台中去。其中，2个BSIM4 SPICE模型参数为：零衬偏下长沟道器件阈值电压Vth0和低电场下迁移率μ0。本发明较佳实施例的主要用途在于利用2个BSIM4 SPICE参数计算公式和拟合参数计算不同版图参数的Vth0、μ0的具体数值，进而通过这些参数在不同版图下的数值结合BSIM4 SPICE模型平台对MOSFET的电学特性进行仿真。如图1所示，拟合参数（fitting parameters）包含了版图参数和影响系数。版图参量为实体参数（instance parameters），如pc，是设计的版图值，在模型拟合中根据设计版图直接填入该值。

图2为MOSFET版图参数示意图。如图2所示，版图参量包括：相邻PC的间距pc，dummy PC个数pcdum，STI与PC间距sa、sb，Nwell与PC间距nwpc1、nwpc2，Nwell与OD边界的间距nrx1、nrx2。以上间距均指版图上的间距，个数均指版图上的个数。

版图参数包括：相邻PC的有效间距pceff，dummy PC的有效个数dum_eff，STI与PC的有效间距saeff、sbeff，Nwell与PC的有效间距nwpc1eff、nwpc2eff，Nwell与OD边界的有效间距nrx1eff、nrx2eff。

影响参数包括：表征相邻PC的间距 pc及dummy PC个数pcdum影响的参数lkvth0_pc、wkvth0_pc、pkvth0_pc、Kvth0_pc、lku0_pc、wku0_pc、pku0_pc、和Ku0_pc ；表征STI与PC间距sa、sb影响的参数Kvth0_sti、Ku0_sti ；表征Nwell与PC间距nwpc1、nwpc2影响的参数Kvth0_nwpc、Ku0_nwpc；表征Nwell与OD边界的间距nrx1、nrx2影响的参数Kvth0_nrx、Ku0_nrx。

其中，确定V_tsat和I_dsat变化特性的方法中还包括由实体参数、版图参数和影响系数的倒数、幂函数等运算而产生的中间变量Kstress_vth0_pc、Kstress_u0_pc、invpc、invsa、invsb、invnwpc1、invnwpc2、invnrx1、invnrx2、invpceff、invsaeff、invsbeff、invnwpc1eff、invnwpc2eff、invnrx1eff、invnrx2eff，参与到Vth0和μ0的表达。

通过两个中间变量dVth0_s、rh0_u0eff对零衬偏下长沟道器件阈值电压Vth0、零偏电场下迁移率μ0做出修正。dVth0_s是受应力影响长沟道器件阈值电压的变化量；rh0_u0eff是低电场下迁移率的变化系数。其中，dVth0_s、rh0_u0eff与Vth0和μ0的关系为：

。

其中，dVth0_s、rh0_u0eff由以下公式决定：

本发明中，相邻PC的版图间距pc，dummy PC的版图上的个数pcdum，STI与PC 的版图间距sa、sb，Nwell与PC的版图间距nwpc1、nwpc2，Nwell与OD边界的版图间距nrx1、nrx2参与以下运算：

            

             

                

本发明中，相邻PC的有效间距pceff，dummy PC的有效个数dum_eff，STI与PC 的有效间距saeff、sbeff，Nwell与PC的有效间距nwpc1eff、nwpc2eff，Nwell与OD边界的有效间距nrx1eff、nrx2eff参与以下运算：

            

            

               

公式中，加有_eff的就表示有效值，而没有加的则表示版图上面的尺寸，有效值比如saeff，就是版图参数。inv_开头的变量只是一系列的中间变量，它们没有具体的物理意义，其数学意义就是把版图相关参数进行一个倒数的运算。

pc和dummy pc的作用都共同包含在了invpc和invpceff中了，pcdum和dum_eff是一对的关系，前者是版图参量，后者是提取的版图参数。同样，pc和pceff也是一对的关系。

本发明中，中间变量Kstress_vth0_pc、Kstress_u0_pc由以下公式决定：

其中，lkvth0_pc、Wkvth0_pc分别是沟道长度l和沟道宽度w对Kvth0_pc的调质因子，pkvth0_pc是面积（l*w）对Kvth0_pc的调制因子；Lku0_pc、Wku0_pc分别是沟道长度l和沟道宽度w对Ku0_pc的调质因子，pku0_pc面积（l*w）对是Ku0_pc的调制因子；llodkvth_pc、wlodkvth_pc分别是沟道长度l和沟道宽度w连同LOD（OD的长度）对Kvth0_pc的调制因子；_xl、_xw分别是由于掩膜或者刻蚀作用的沟道长度和沟道宽度的调整参数；wlod是应力效应作用的沟道宽度调整参数。

首先，使用BSIM4 SPICE模型对40nm标准工艺长为0.04—1μm ，宽为0.5μm 的MOSFET进行测量，再进行BSIM4模型参数提取，得到这些器件Vth0、μ0 SPICE模型参数数值。

图3为MOSFET饱和阈值电压V_tsat同相邻PC的版图间距pc的关系图。图4为MOSFET饱和漏极电流Idsat同相邻PC的版图间距pc的关系图。对MOSFET施加相同偏压，这些MOSFET有相同的l、pcdum、sa、sb、nwpc1、nwpc2、nrx1、nrx2，不同的pc值。在不同pc下，分别提取出每个MOSFET的Vth0和μ0的值，然后再根据Vth0、μ0的值和BSIM4内部的模型计算出饱和阈值电压V_tsat和饱和漏极电流I_dsat的值，对饱和阈值电压V_tsat和饱和漏极电流I_dsat进行曲线拟合，纵坐标为V_tsat数值，横坐标pc为PC与PC间距。如图3和图4所示，pc的值分别为0.14μm、0.23μm、0.32μm、0.5μm、1μm。随着pc的增加，MOSFET饱和阈值电压V_tsat逐渐降低，实际测量结果和仿真结果之间的最大误差保持在0.02%以内；随着pc的增加，MOSFET饱和漏极电流Idsat逐渐增加，实际测量结果和仿真结果之间的最大误差保持在0.2%左右。

图5为MOSFET饱和阈值电压V_tsat同dummy PC的版图上的个数pcdum的关系图。图6为MOSFET饱和漏极电流I_dsat同dummy PC的版图上的个数pcdum的关系图。对MOSFET施加相同偏压，这些MOSFET有相同的l、pc、sa、sb、nwpc1、nwpc2、nrx1、nrx2，不同的pcdum值。在不同pcdum下，分别提取出每个MOSFET的Vth0和μ0的值，然后再根据Vth0、μ0的值和BSIM4内部的模型计算出饱和阈值电压V_tsat和饱和漏极电流I_dsat的值，对饱和阈值电压V_tsat和饱和漏极电流I_dsat进行曲线拟合，纵坐标为V_tsat数值，横坐标pcdum为dummy PC的个数。如图5和图6所示，pcdum的值分别为0、1、2、3、4、6。随着pcdum的增加，MOSFET饱和阈值电压V_tsat逐渐增加，实际测量结果和仿真结果之间的最大误差保持在0.03%以内；随着pcdum的增加，MOSFET饱和漏极电流Idsat逐渐降低，实际测量结果和仿真结果之间的最大误差保持在0.2%左右。

图7为MOSFET饱和阈值电压V_tsat同STI与PC的版图间距sa、sb的关系图。图8为MOSFET饱和漏极电流I_dsat同STI与PC的版图间距sa、sb的关系图。对MOSFET施加相同偏压，这些MOSFET有相同的l、pc、pcdum、nwpc1、nwpc2、nrx1、nrx2，不同的sa、sb值。在不同sa、sb下，分别提取出每个MOSFET的Vth0和μ0的值，然后再根据Vth0、μ0的值和BSIM4内部的模型计算出饱和阈值电压V_tsat和饱和漏极电流I_dsat的值，对饱和阈值电压V_tsat和饱和漏极电流I_dsat进行曲线拟合，纵坐标为V_tsat数值，横坐标sa、sb为STI与PC间距。如图7和图8所示，sa、sb的值分别为0.1μm、0.2μm、0.3μm、0.5μm、1μm。随着sa、sb的增加，MOSFET饱和阈值电压V_tsat逐渐降低，实际测量结果和仿真结果之间的最大误差保持在0.02%以内；随着sa、sb的增加，MOSFET饱和漏极电流Idsat逐渐增加，实际测量结果和仿真结果之间的最大误差保持在0.02%以内。

图9为MOSFET饱和阈值电压V_tsat同Nwell与PC的版图间距npc1、npc2的关系图。图10为MOSFET饱和漏极电流I_dsat同Nwell与PC的版图间距nwpc1、nwpc2的关系图。对MOSFETs施加相同偏压，这些MOSFETs有相同的l、pc、pcdum、sa、sb、nrx1、nrx2，不同的nwpc1、nwpc2值。在不同nwpc1、nwpc2下，分别提取出每个MOSFET的Vth0和μ0的值，然后再根据Vth0、μ0的值和BSIM4内部的模型计算出饱和阈值电压V_tsat和饱和漏极电流I_dsat的值，对饱和阈值电压V_tsat和饱和漏极电流I_dsat进行曲线拟合，纵坐标为V_tsat数值，横坐标nwpc1、nwpc2为Nwell与PC间距。如图9和图10所示，nwpc1、nwpc2的值分别为0.05μm、0.15μm、0.3μm、0.6μm、1μm、5μm。随着nwpc1、nwpc2的增加，MOSFET饱和阈值电压V_tsat逐渐降低，实际测量结果和仿真结果之间的最大误差保持在0.02%以内；随着nwpc1、nwpc2的增加，MOSFET饱和漏极电流Idsat逐渐增加，实际测量结果和仿真结果之间的最大误差保持在0.002%以内。

图11为MOSFET饱和阈值电压V_tsat同Nwell与OD边界的版图间距nrx1、nrx2的关系图。图12为MOSFET饱和漏极电流I_dsat同Nwell与OD边界的版图间距nrx1、nrx2的关系图。对MOSFETs施加相同偏压，这些MOSFETs有相同的l、pc、pcdum、sa、sb、nwpc1、nwpc2，不同的nrx1、nrx2值。在不同nrx1、nrx2下，分别提取出每个MOSFET的Vth0和μ0的值，然后再根据Vth0、μ0的值和BSIM4内部的模型计算出饱和阈值电压V_tsat和饱和漏极电流I_dsat的值，对饱和阈值电压V_tsat和饱和漏极电流I_dsat进行曲线拟合，纵坐标为V_tsat数值，横坐标nrx1、nrx2为Nwell与OD边界间距。如图11和图12所示，nrx1、nrx2的值分别为0.05μm、0.15μm、0.3μm、0.6μm、1μm、5μm。随着nrx1、nrx2的增加，MOSFET饱和阈值电压V_tsat逐渐降低，实际测量结果和仿真结果之间的最大误差保持在0.02%以内；随着nrx1、nrx2的增加，MOSFET饱和漏极电流Idsat逐渐增加，实际测量结果和仿真结果之间的最大误差保持在0.004%以内。

综上所述仅为本发明的较佳实施例，并非用来限定本发明的实施范围。即凡依本发明申请专利范围的内容所作的等效变化与修饰，都应属于本发明的技术范畴。