光刻胶剥除室和在基片上蚀刻光刻胶的方法

摘要

一种保护基片上有效区域的方法包括将基片设置在等离子反应器的电感耦合等离子处理室中，提供工艺气体至该等离子处理室，由该工艺气体生成等离子，利用该等离子处理该基片，从而通过以下方式保护该有效区域：将该基片的等离子电势保持在5至15伏特；和/或通过使用不含硅烷的工艺气体钝化该有效区域，该气体包括至少一种可在该基片的有效区域上形成保护层的添加剂，其中该保护层包括至少一种来自该添加剂的且已经存在于该有效区域中的元素。

说明书

背景技术

[0001]等离子处理设备用于包括等离子蚀刻、物理气相沉积、 化学气相沉积、离子注入和抗蚀剂去除工艺。

[0002]在等离子处理操作中使用光刻胶材料以图案化材料。商 业上的光刻胶是聚合材料和其他有机和无极材料的混合物。光刻胶 施加在基片上，以及使射线通过图案化掩模以将图案传递到抗蚀剂 层中。光刻胶分为正光刻胶和负光刻胶两大类，其分别产生正的和 负的图像。在显影之后，在光刻胶上存在图案。这个图案化的光刻 胶可用来通过蚀刻，以及将材料沉积在基片上或将材料注入基片中 而在基片上形成特征。共同转让的美国专利No.5,968,374，6,362,110 和6,692,649公开了等离子光刻胶剥除技术，特此通过引用结合其公 开内容。

发明内容

[0003]一种保护基片上有效区域的方法包括将基片设置在等离 子反应器的电感耦合等离子处理室中，该等离子反应器包括覆盖该 基片的电介质窗以及至少一个线圈，该线圈穿过该电介质窗将RF 能量电感耦合进该电介质窗和该基片之间的空间内，该基片包括有 效区域，提供工艺气体至该等离子处理室，通过施加功率至该线圈 而由该工艺气体生成等离子，利用该等离子处理该基片，从而通过 以下方式保护该有效区域：(a)将该基片的等离子电势保持在5至 15伏特和/或(b)通过使用不含硅烷的工艺气体钝化该有效区域， 该气体包括至少一种可在该基片的有效区域上形成保护层的添加 剂，其中该保护层包括至少一种来自该添加剂的且已经存在与该有 效区域中的元素，以及在第二步骤中剥除该有机光刻胶。

附图说明

[0004]图1A说明去除在半导体晶片的有效区域(AA)上离子注 入的光刻胶的工艺，以及图1B说明电感耦合等离子室，其用于执行 图1A所说明的光刻胶剥除工艺。

[0005]图2是离子穿透进入硅氧化物(SiOx)和硅(Si)的图形 模拟。

[0006]图3是材料损失与底部电极上的直流(DC)偏置电压的 函数的图形表示，该底部电极用来支撑半导体晶片。

[0007]图4是材料损失与室压力的函数的图形表示。

[0008]图5是硅损失与用于四个工艺气体化学制剂的TCP功率 的函数的图形表示。

[0009]图6是光刻胶剥除速率与用于四个工艺气体化学制剂的 TCP功率的函数的图形表示。

[0010]图7是用于具有0到100sccmXe和350sccmO₂的五个气体 化学制剂硅损失的图形表示。

[0011]图8是用于四个化学制剂的硅损失的图形表示，其中并列 的柱分别表示和天然氧化物。

[0012]图9是由使用30sccmCHF₃和350sccmO₂的工艺气体持续 100秒然后用去离子水(DI)冲洗所产生的不希望的剩余物的扫描 电子显微镜照片(SEM)。

[0013]图10是由使用30sccmCF₄和350sccmO₂的工艺气体持续 100秒然后用去离子水(DI)冲洗所产生的不希望的剩余物的扫描 电子显微镜照片(SEM)。

[0014]图11是由使用30sccmCF₄和350sccmO₂的工艺气体持续10 秒，然后使用10sccmCH₃F和350sccmO₂的工艺气体持续100秒，然 后由去离子水(DI)冲洗所产生的不希望的剩余物的扫描电子显微 镜照片(SEM)。

[0015]图12是由使用10sccmSiF₄和350sccmO₂的工艺气体持续2 秒，然后使用10sccmCH₃F和350sccmO₂的工艺气体持续90秒，然后 由去离子水(DI)冲洗所产生的扫描电子显微镜照片(SEM)。

[0016]图13A和B示出还没有处理的100氧化物晶片的SIM和 SEM结果。

[0017]图13C和D示出在室压90mTorr、1.2kWTCP功率、底部电 极0电压偏置、350sccmO₂和10sccmCHF₃持续60秒条件下处理的 100氧化物晶片的SIM和SEM结果。

[0018]图14说明使用脉冲等离子对硅损失的影响。

[0019]图15还说明SiF₄流率对硅损失和氧化物厚度的影响，图 16说明两个SiF₄流率对室压的影响以及图17说明线圈和晶片之间的 间隙对于硅损失的影响。

具体实施方式

[0020]在使用离子注入、收缩器件几何图形的集成电路(IC) 制造过程中，增加的离子注入能量和剂量，以及新材料使得越来越 难以制造没有剩余物的器件。从蚀刻和灰化工艺留下的剩余物会产 生不希望的电气效应和腐蚀，这降低了产品成品率。见E.Pavel的 “Combining Microwave Downstream and RF Plasma Technology for Etch and Clean Applications，”196^thElectrochemical Society会议， (1999年10月)。

[0021]在等离子处理技术中(如等离子蚀刻和反应性离子蚀刻 (RIE))，以及在离子注入中，将光刻胶施加在基片上以保护该基 片上所选取的区域免于暴露于离子和自由基。已经构想出用于这种 抗蚀剂应用的有机聚合物成分。

[0022]在基片由蚀刻、离子注入等处理后，从下层基片去除或 “剥除”光刻胶。希望该光刻胶剥除工艺使该基片表面尽可能干净， 希望没有任何剩余聚合物膜或抗蚀剂材料。可使用湿法或干法剥除 技术来去除光刻胶。湿法剥除技术使用含有有机溶剂或酸的溶液。 干法剥除(或“灰化”)技术使用氧等离子用于光刻胶去除。

[0023]离子注入制造技术用以利用杂质掺杂基片的区域以改变 该基片的电气属性。离子注入可作为掺杂原子的源，或者用来在基 片中引入不同成分的区域。在离子注入过程中，以足够高的电压加 速离子以穿透该基片表面到达希望的深度。增加加速电压会增加杂 质浓度峰值的深度。

[0024]在基片上不需要注入的区域利用光刻胶保护。然而，在 注入过程中会改变该光刻胶，并且使得其在注入后比一般(未注入 的)光刻胶更难以去除。特别地，注入的离子损伤该光刻胶区域， 由此打破靠近表面的C-H键并且形成碳-碳单键和双键。所产生的交 联的、注入的光刻胶的牢固、富碳或“碳化”层(或“皮肤”或“硬 皮”)密封不同的下面的大块光刻胶。富碳层的厚度是注入物质、 电压、剂量和电流的函数。富碳层通常具有大约200Δ到大约2000Δ 的厚度。见A.Kirkpatrick等人的“Eliminating heavily implanted resist in sub-0.25-Φm devices”MICRO，71(7月/8月，1998)。按照E.Pavel， 随着注入剂量和能量增加，注入的光刻胶会变得越来越难以去除。

[0025]除了离子注入技术之外，在等离子处理技术中富碳层还 会形成在有机光刻胶中，其中还发生光刻胶的离子轰击。

[0026]氧等离子灰化技术可去除该富碳层，但是只能以大约 500Δ/min或更低的低速率进行。这些技术的蚀刻机使氧基团与光刻 胶中的碳化氢反应从而产生H₂O和CO₂。

[0027]已经确定RF偏置可施加于该基片以增加交联层的去除 速率。所施加的RF偏置向该富碳层提供能量，该能量打破碳单键并 由此增强与氧基团的反应。

[0028]然而，也已经确定向基片施加RF偏置以增强光刻胶去除 同样会产生不希望的影响。图1A示意性地描述从离子注入基片10 去除有机光刻胶的过程。该基片10包括硅11，其被离子注入以形成 有效区域(active area)11a和薄的覆盖的无机层12(例如，含硅层， 如SiO_x)。该无机层12可以是通过CVD或离子浸没、热生长形成的 硅氧化物层，或者可以是天然氧化物，它通常具有小于或等于20Δ 的厚度或20至40的厚度。施加在该无机层12上的光刻胶16包括大 块光刻胶18和由该离子注入工艺形成的覆盖的富碳层20。由光刻胶 16在基片10上形成的这些特征(触电、过孔、沟槽等)通常宽度为 大约0.25Φm或更少。在RF偏置系统中，高能O₂⁺离子会导致无机层 12的飞溅。该无机层12的飞溅是不希望的，因为对于通常的工艺规 范，无机材料(例如氧化物)在富碳层20和该大块光刻胶18的去除 过程中最大的损失量是小于大约2Δ。该富碳层20通常可具有大约 200至大约2000Δ的厚度，以及该大块光刻胶18可具有大约几千埃的 厚度。另外，飞溅的无机材料会重新沉积在该基片和该光刻胶上， 导致清洁后的基片上存在有机和无极剩余物。

[0029]在处理过程中(如光刻胶去除)向该基片施加偏置电压 的另一不希望的影响是等离子中的氧离子可能具有足够的能量穿 透该薄的无机层并且氧化该有效区域内下层的硅。该有效区域包括 硅、砷化镓等半导体基片上注入的硅、张紧的硅(strained silicon) 和/或栅极氧化物。

[0030]根据上述发现，已经确定当处理基片时基片表面的等离 子电势保持在大约5到15伏特和/或使用包含至少一种添加剂以在有 效区域上形成保护层的不含硅烷的工艺气体而钝化有效区域，然后 可选地进行硬皮和光刻胶去除时，会获得不希望的硅损失和/或硅氧 化物层的生长。在第一步骤中，希望保护该有效区域避免由于氧离 子冲击而导致的硅损失和/或最小化由于SiO_xF_yC₂的聚集导致的栅 极氧化物的生长，其中x可以是0到2，y可以是0到2和z可以是0到1。 因此，在第一步骤，通过在有效区域形成保护层而使硅损失最小化 和/或通过各种不同的室设计和/或工艺修改可将基片(晶片)的等 离子电势降低到期望值(例如，低于20伏特，优选地在5到15伏特)。 例如，覆盖该电介质窗的一个或多个电感线圈的最外缘可以与围绕 该基片支撑件的室壁向内隔开(例如，在该线圈的外匝和室的内壁 之间提供至少5cm的间隔)，该电介质窗可具有增加的厚度(例如， 提供至少4cm厚的窗)，该基片和该线圈之间的距离可以逐渐增加 (例如，降低该基片支撑件和/或在电介质窗和该室顶部之间增加垫 片以移动该线圈进一步远离该基片)从而该电感耦合等离子室可以 不使用法拉第屏蔽(Faraday Shield)而运行。另一种降低等离子电 势的方式是通过：在第一步骤中脉冲施加RF功率到该电感线圈，增 加该基片的接地路径的阻抗和/或在工艺气体中包含高原子序数中 性气体物质(例如，Ne，Kr，Xe)。可通过包含在该有效区域之上 形成保护层的添加剂而实现钝化，其中该保护层包括至少一种存在 于该有效区域中的元素(例如，Si，Ge，As，Sb，In，P或B通过添 加不含硅烷气体如SiF₄，GeF₄，GeH₄，AsH₃，PH₃，B₂，H₆)。如果 需要，可以在第一步骤中添加如N₂O，NH₃，CF₄，CO等其他气体。

[0031]在步骤2中，其间剥除该硬皮和/或大块光刻胶，该工艺 气体可包括各种不同的组份，包括含氧气体、一种或多种碳化氢、 氟碳化合物和氟代烃气体，以及在第一步骤中使用的添加剂。该无 机材料可以是，例如，含硅材料(例如，Si，SiO_x[例如SiO₂]，Si_xN_y[例 如，Si₃N₄]，Si_xO_yN₂，高k金属氧化物栅极(例如，HfSi_xO_y)等)。 该光刻胶可以存在于包括例如硅、SiO₂、Si₃N₄等的多种半导体基片 材料(如晶片)上。

[0032]优选地通过施加射频(RF)至该等离子处理室外面的一 个或多个电感线圈而由该工艺气体生成该等离子。该基片优选地是 设置在该等离子生成区域附近的晶片。在优选实施例中，该线圈是 平面线圈以及该晶片的暴露表面面向并且平行于该线圈的平面。

[0033]该等离子反应器优选地是电感耦合等离子反应器，更优 选地是可从本申请的受让人Lam Research Corporation得到的高密度 TCPTM反应器。从基片(如300mm和200mm基片)去除光刻胶的方 法的实施例可以在电感耦合等离子反应器中执行，如图1B示出的反 应器100。该反应器100包括内部102，通过连接到出口104的真空泵 保持所需的真空压力。可通过从气源106提供气体至围绕电介质窗 110的下面延伸的集气室108而将工艺气体提供到喷头装置。通过从 RF源112施加RF能量至外部RF天线114(如设置在该反应器100顶 部、该电介质窗110外面的具有一匝或多匝的平面螺旋线圈)可在 该内部102内生成高密度等离子。

[0034]基片116(如半导体晶片)支撑在反应器100的内部102的 基片支撑件118上。该基片支撑件118可包括夹紧装置，如静电卡盘 120，以及该基片116可由介电聚焦环122围绕。该卡盘120可包括RF 偏置电极，其用于在该基片116等离子处理期间向该基片施加RF偏 置。由气源106施加的工艺气体可流过该电介质窗110和下面的气体 分配板124之间的通道，并且通过该板124中的气体出口进入该内部 102。或者，该气体可由延伸穿过该窗的一个或多个气体喷射器提 供。例如，见共同转让的美国专利No.6,230,651。该反应器还可包 括从该板124延伸的衬垫126。

[0035]可用来生成等离子的示范性等离子反应器是2300TCP^TM反应器，可从Lam Research Corporation得到。用于等离子反应器的 通常的运行条件如下：施加在上电极(线圈)的感应功率从大约400 到大约10,000瓦特，反应室压力从大约10到大约500mTorr，以及在 钝化和光刻胶去除步骤期间总的工艺气体流率从大约200到大约 600sccm。

[0036]在钝化和光刻胶去除步骤期间，基片支撑件(例如，ESC) 上的基片最好保持在足够低的温度以防止富碳层破裂。例如，当该 光刻胶成分中的溶剂受热蒸发时，富碳层破裂，产生可能沉积在该 基片上的微粒。为了避免该富碳层的这种破裂，该基片支撑件优选 地保持在小于大约150℃的温度，以及更优选地从大约-20到大约 75℃，以及在钝化和光刻胶去除过程中，室压力小于大约200mTorr。

[0037]在钝化和光刻胶去除步骤期间，优选地不向该带有底部 电极的基片施加RF偏置，基片支撑在该底部电极上。而是，优选地 增加该基片可见的接地阻抗路径以降低在该基片表面可见的等离 子电势。或者，在该光刻胶去除步骤过程中可以施RF偏置，其间 该RF偏置可以加速该等离子中的离子并且向该基片增加能量，这增 加该光刻胶的去除速率。施加在该基片的RF偏置优选地小于大约 100伏特(相对于地)，更优选地小于大约20伏特。

[0038]尽管该室可以设计为在该基片表面上提供降低的等离子 电势，但是对等离子电势的调节可通过各种技术进行。例如，施加 给线圈的功率和/或该室中的压力可以调节为实现所需的等离子电 势。并且在该钝化和/或光刻胶去除步骤过程中，如Xe和Kr的气体 可增加到该工艺气体以降低该等离子电势，以及如He的气体可增加 到该工艺气体以增加该等离子电势。

[0039]该第二步骤可调整为去除全部光刻胶或该第二步骤可包 括光刻胶剥除阶段之前的硬皮穿透阶段。如果需要，可通过使用终 点检测技术，在蚀刻工艺期间检测该富碳层的完全去除，这可确定 下层的大块光刻胶暴露的时间。例如，可通过光发射技术(例如， 光发射技术可监测波长如大约520nm的来自的一氧化碳的放射线) 来确定富碳层去除的终点。在富碳层去除过程中，由于低蚀刻率而 产生低CO信号。一旦打开富碳层，所暴露的下面的大块光刻胶以比 该富碳层更快的速率被蚀刻，随后，CO的浓度和相应的CO信号增 加。

[0040]在该富碳层去除之后，可使用不同的光刻胶蚀刻工艺来 去除下面的大块光刻胶。例如，可通过在比该富碳层蚀刻步骤中优 选使用的温度更高的温度下氧气灰化来去除该大块光刻胶。例如， 在该大块光刻胶蚀刻步骤中，该基片温度范围从大约150℃到大约 300℃，优选地200到280℃。大块光刻胶去除期间，该室压力优选 地大于大约500mTorr。氧气灰化还可实现高速去除该大块光刻胶。 例如，O₂/N₂等离子可以大约4到大约6微米/分钟的速率去除该大块 光刻胶。还可以使用可选的过灰化步骤。该光刻胶中的挥发性溶剂 可随着该光刻胶灰化从该等离子处理室排出。

[0041]优选地在同一室中或者在不同的室中使用上游生成的等 离子将大块光刻胶从该基片去除。然而，该大块光刻胶去除步骤可 在用于该钝化和硬皮去除步骤的相同处理室中执行。或者，该大块 光刻胶可在不同的处理室中去除。也就是，该基片在该钝化和硬皮 去除步骤之后可从该处理室中移除，并且设置在不同的处理室中以 蚀刻该大块光刻胶。使用不同的处理室可避免在该富碳层去除和灰 化过程中分别改变气体化学制剂和/或该基片温度。

[0042]用于300mm晶片上的钝化和/或光刻胶去除的示范性工 艺条件如下：室压力大约10-500mTorr，优选地50到90mTorr，施加 在上电极(线圈)的功率大约400-10,000瓦特，优选地在该钝化步 骤中脉冲时间平均功率是400到3500瓦特，，施加在偏置电极的功率 为大约0-10瓦特，优选地在该钝化步骤期间为0瓦特，气体流率为含 添加剂气体大约1到20sccm(例如，1到20sccmS1F₄)，含氧气体大 约200到500sccm，氟碳化合物和/或氟代烃(例如，CF4)气体10到 50sccm，惰性或高原子序数气体(例如，Ar，Ne，Kr，Xe)100到 800sccm，以及基片支撑件温度低于75℃，优选地从-20℃到大约 20℃。

[0043]如果在第二步骤中没有去除全部光刻胶，那么希望任何 剩余物可溶于去离子水，由此使得对湿法剥除技术的需要最小。可 以调节工艺参数(如这些工艺气体的流率和它们的压力)以实现该 富碳层相对于该无机层的选择性蚀刻，以可使用相同或不同的工艺 气体去除该大块光刻胶。

[0044]在没有在第二步骤期间去除全部光刻胶的情况中，在下 游等离子剥除室中去除剩余的大块光刻胶的示范性工艺条件如下： 室压力大约1000mTorr，施加在等离子源的功率大约2500瓦特，总 的工艺气体流率大约4400sccm，以及基片温度大约220℃。

[0045]随着器件几何结构缩小到65nm以及更低，前端线 (FEOL)处理中(如蚀刻和注入后剥除和清洁中)遇到关于材料 损失的必然困难。基片的这些有效区域暴露于各种等级的注入，然 后是剥除和剥除后清洁。从材料或掺杂物损失方面来说，有效区域 上的干法或湿法影响是不利的。随着该有效区域受到反复的剥除和 清洁或蚀刻工艺，会发生材料损失。随着材料损失增加，各种器件 特性发生变化，包括驱动电流、泄漏、电阻率和短沟效应。随着器 件几何结构降低超过65nm，器件对于材料损失的敏感度更进一步增 加。为了最佳性能，活动区域特性是任何器件的精密工程部分，所 以，由于FEOL处理(注入后剥除)导致的材料损失对于器件性能 是不利的。

[0046]在FEOL注入后剥除处理中，所关心的是去除变硬的光刻 胶(PR)层，然后是剩余的大块PR，而不会不利地影响(或去除) 任何暴露的在下面的有效区域硅之上的电介质层，这个电介质层可 包括或也可以不包括N或P残杂物和/或锗。除了严苛的材料损失目 标，还需要该剥除工艺不会产生在注入后剥除湿法清洁中难以去除 的剩余层。希望在干法剥除后的任何剩余可溶于水，以及或者是通 过传统技术(如SPM和/或APM)容易去除的。

[0047]在干法剥除过程中，由于来自等离子的带电化学物质穿 过薄电介质层进入有效区域并且与Si、Ge或掺杂物反应从而导致材 料损失。这种反应的一个示例是由足够的能量驱动穿过薄电介质层 的氧化基团与有效区域组份反应并且将其氧化。这种作用的结果导 致有效区域Si或Ge损失。还原物质(即氢)对于有效区域也是有害 的。干法剥除中有效区域损坏的影响在剥除后化学清洁过程中进一 步发生。认为在干法剥除过程中来自该等离子的穿透离子足以破坏 该有效区域表面、大块、晶格或周期性(periodicity)，导致这个区 域表面上变得更容易受到湿法化学制剂冲击，因此导致过多的材料 损失。总之，如果离子能量的影响不能够适当地控制或减小，并不 只是在干法剥除期间，还有随后的湿法清洁期间也会发生有效区域 材料的损失。

[0048]在一个实施例中，在经过变化以降低等离子电势(或离 子能量)的等离子反应器中执行注入后剥除。这种变化包括，但不 限于：1)脉冲功率等离子发生器用作等离子源；2)使用大功率感 应等离子源和/或高室压力；3)优化反应器几何结构以降低在晶片 水平的离子能量；和/或4)使用到接地底部电极的高阻抗路径以支 撑该基片。上面所述在有或者没有下面情况下都可以使用：5)工 艺窗变化将目标定位较低的离子能量区域和/或6)在任何次序的用 于硬皮或PR去除的步骤之前或期间在该有效区域之上形成保护膜。

[0049]硬皮和大块PR剥除工艺窗变化包括对有效区域完整性 的破坏性非常小的剥除工艺的开发和表征，在该工艺中将离子能量 大大降低至几个伏特。这些工艺变化包括以各种不同顺序使用用于 硬皮和大块去除的更高的等离子功率(1200-10,000W)和更高的剥 除压力范围(10-500mT)以获得所期望的结果。这些工艺变化可与 工艺气体组份的使用结合以为该有效区域产生保护层，以便在硬皮 和大块PR去除过程中大大地保护该有效区域。该保护层组份可包括 Si，Ge，C，O，H，B，P，As，Sb，F，N及其化合物。用来形成 这个保护层的工艺气体组份优选地产生保护该有效区域最有效的 结果。这些可以是非硅烷含硅气体，如SiF₄，含锗气体，如GeF₄和 GeH₄，含氮气体，如N₂O和NH₃，含碳气体，如CF₄和CO，含硼气 体，如B₂H₆，含磷气体，如PH₃，含砷气体，如AsH₃等，以限制或 消除干法等离子蚀刻期间对有效区域的破坏。在不受到理论限制的 情况下，相信该保护层以两种功能途径降低有效区域材料损失：一 种是物理保护该有效区域，另一种是通过自身消耗或与该等离子反 应。干法等离子剥除期间，该保护层物理保护免受带电物质影响的 方面是为该有效区域提供对离子的屏蔽或缓冲。该保护层的自身消 耗或反应特性包括提供类似该有效区域组分的组分，从而任何等离 子-晶片反应(尤其包括如氧化或还原的化学反应)将发生在该保护 层，而不是该有效区域。所以这个化学方式的保护层而不是该有效 区域现在将耐受由于晶片-等离子相互反应导致的任何化学破坏。

[0050]如上面所解释的，有效区域之上“设计的”保护层提供 两种功能：化学保护，其中该保护层与等离子反应防止有效区域的 破坏，以及物理保护，其中该保护层作为防护穿透离子的屏障。该 保护层可在具有大大降低的离子能量的工艺和设备条件下形成，但 是并不必须限于这些条件。为了说明保护层的示例，考虑p型有效 区域(即注入B或BF₂)；在该有效区域中，为了提高器件性能，Si 利用Ge张紧，因此具有SiGeB掺杂有效区域。打算利用 SiF₄+GeF₄+B₂H₆(除了O₂或N₂O&C_xH_yF_z之外)形成薄保护层以物理 防护该有效区域，并且防止来自该有效区域的Si、Ge或B的任何化 学损失。

[0051]如下面解释的，有效区域消耗的降低可通过使用较高等 离子功率和较高压力来实现，有效区域Si消耗的降低可通过在硬皮 去除之前使用形成保护层的工艺气体组份，以及可使用惰性载体气 体以降低离子能量。

[0052]参照图2和3，有效区域材料损失与离子穿透进入该基片 有关系。更具体地，图2示出对于在FEOL等离子处理中代表性的各 种不同离子能量，离子穿透进入SiO₂和Si的结果，作为由穿透离子 导致该有效区域破坏的证明。图3示出DC偏置与材料损失的关系。 随着离子能量增加，材料损失增加，这是由于干法处理单独导致， 或者是后面跟着的湿法清洁导致，这是因为湿法清洁化学制剂增强 的与破坏的有效区域的反应性。即使在零偏置，仍有显著的材料损 失。在这种情况下，该损失的大部分是由于该等离子电势引起的离 子能量导致的。可通过降低等离子电势来降低离子能量。

[0053]参照图4和5，讨论了室压力和TCP功率的影响。在TCP 反应器中，压力增加可用来降低等离子电势以及离子的碰撞减速， 因此降低离子能量。图4示出材料损失与压力的函数。另外，氟碳 化合物和/或氟代烃添加到该工艺气体可提供对基片的保护。优选 地，一种或多种氟碳化合物或氟代烃被添加到到氧气(或其他氧化 剂)中以获得对材料损失的显著影响。图5证明TCP功率对于多个工 艺的硅损失的影响。使用不具有法拉第屏蔽的TCP反应器获得这些 数据：添加CF₄和CHF₃与增加TCP结合导致硅损失降低。然而，纯 O₂工艺或添加CH₃F在高TCP功率下不会导致硅损失降低。该增加的 TCP功率导致增加的等离子电势以及CF₄和CHF₃添加剂在较高TCP 功率下会分解更多而使得可聚合物质如CF和CF₂数目增多。然而， CH₃F不会分解形成保护聚合氟碳化合物并因此导致硅损失增加。 CH₃F不仅不会形成聚合氟碳化合物，而且在高TCP功率下CH₃F形成 过多的氟，由此推动硅的损失。在等离子中存在氟和氟碳化合物会 导致由蚀刻产生的直接氧化物损失。然而，较高的TCP功率确实降 低二氧化硅的蚀刻速率。对于O₂+CH₃F较低的氧化速率暗示添加到 氧的其他氟碳化合物或氟代烃添加剂能够实现较低的SiO₂蚀刻速率 同时保持低硅损失。

[0054]参照图6，可以看出对于四种工艺化学制剂(O₂+CF₄， O₂+CHF₃，O₂+CH₃F，O₂)，光刻胶剥除速率随着TCP功率增加而增 加。较高的TCP功率的好处是提供了较高的光刻胶剥除速率。这是 有好处的，因为在较高的剥除速率，基片暴露于等离子的时间更短。 更短的时间意味着更低的材料损失。

[0055]重惰性气体(如Kr或Xe)的添加可具有双重效应。首先， 重惰性气体可降低等离子电势，因为它们的电离电势低于O₂。因为 需要较少的能量电离这些高原子序数气体，所以降低了电势。这“冷 却”等离子电子，导致较低的等离子电势。第二，重惰性气体的存 在可提供额外的对该硬皮的轰击能量，导致其更快速去除。这些重 原子还可帮助去除剩余物。图7示出在没有法拉第屏蔽的TCP反应器 中，向O₂TCP等离子添加Xe对硅损失的影响。

[0056]图8将在较低等离子电势(较低离子能量-使用高TCP功率 和高压力)的工艺制法与在该有效区域之上形成保护层结合。关于 Si损失，这些结果是突出的。实质上，利用该有效区域之上大概12天然氧化物和使用SiF4的保护层，可有效地消除硅损失。

[0057]图9和10是差的剩余结果的说明，这其中可以看出硬皮没 有去除干净。图11和12是早期形成的保护层和剩余物结果的示例。 图11利用SEM示出保护层的证据以及保护层的SIMS组成。图13说明 使用具有保护层的较低离子能量工艺窗的没有剩余物的结果。

[0058]图14示出，相比O₂+CH₃F，使用脉冲等离子与SiF₄+Ar工 艺气体对硅损失的影响。有效区域保护进行4秒，同时该TCP反应器 运行在3或4.4kW脉冲TCP功率，0伏特偏置，20℃基片支撑件温度， 5sccmSiF₄+250sccmAr，90mTorr室压力，然后进行光刻胶剥除60秒， 而在第二测试中该TCP反应器运行在3kW没有脉冲的TCP功率，0伏 特偏置，20℃基片支撑件温度，10sccmCH₃F+350sccmO₂，90mTorr 室压力。

[0059]SiF₄流率对硅损失和氧化物厚度的影响在图15中示出。 随着该SiF₄流率从2增加到20sccm，氧化物厚度从大约增加到大 约其中硅损失从大约降低到为了最小化氧化物厚度 和硅损失的增加，优选是大约5到10sccm的SiF₄流率。

[0060]两个SiF₄流率下室压力的影响在图16中示出。随着压力 从50mTorr增加到200mTorr，对于10sccmSiF₄流率，该硅损失从0.5 增加到大约以及对于5sccmSiF₄流率，从到大约为 了最小化硅损失，在50到100mTorr的室压力下，SiF₄流率优选是大 约10sccm。

[0061]线圈与基片之间的间隔的影响在图17中示出。在去除光 刻胶过程中，氧和氟穿透进入该有效区域通过在邻近该有效区域的 硅区域中形成SiOF层而导致硅损失。结果，该天然氧化物实际上 变的更厚以及该有效区域中的硅由于转变为该SiOF层而损失。图17 所示的结果示出，当线圈与水的间隔从18变为28cm时，可以大大改 善硅损失。

[0062]已经确定不使用法拉第屏蔽可以使硅损失最小化。增加 TCP功率会增加等离子密度，其导致较低的电子温度。较低的电子 温度提供较低的晶片经受等离子电势并因此导致较低的离子能量。 因此，降低等离子电势可提供较少的离子穿透进入该晶片的有效区 域。法拉第屏蔽与电感耦合等离子室一起使用以从该感应线圈去除 电容耦合。这种来自线圈的电容耦合会升高该相对等离子电势。然 而，还可通过等离子几何结构的改变而最小化电容耦合。这种改变 包括在该线圈下的电介质窗的厚度、该线圈与该室壁之间的间隔和 该基片与该线圈之间的距离。已经确定通过调节室几何结构以降低 等离子电势，不必包括法拉第屏蔽以从该感应线圈去除电感耦合。 例如，该窗可以制造为至少4cm厚，该线圈的外缘可以与该室的内 壁间隔至少5cm和/或该基片可以设置为距该线圈至少10cm，优选地 至少20到35cm。

[0063]对于本领域技术人员来说，显然，可对前面根据其具体 实施例进行的详细描述进行各种变化和改变以及采用等同方式，而 不背离所附权利要求的范围。