在闪存器件中形成浮置栅电极的方法

摘要

本发明涉及一种在闪存器件中形成浮置栅电极的方法。该方法包括：在无效区内形成绝缘膜，使得具有预定厚度的阶梯可产生于界定于半导体衬底中的有效区与无效区之间；在其中形成绝缘膜的整个表面上依次形成隧道氧化膜、用于浮置栅电极的多晶硅膜及抗反射膜；以及接着在该抗反射膜的预定区域内形成光致抗蚀剂图案。该方法还包括：使用光致抗蚀剂图案作为蚀刻掩模来构图该抗反射膜以形成构图的抗反射膜，其中底表面比顶表面宽且侧壁上形成倾斜度；并使用该构图的抗反射膜作为蚀刻掩模来构图用于浮置栅电极的多晶硅膜、隧道氧化膜及预定厚度的绝缘膜，从而形成在侧壁上具有倾斜度的浮置栅电极。

说明书

技术领域

本发明涉及一种制造闪存器件的方法。更具体地，本发明涉及一种在闪存器件中形成浮置栅电极的方法。

背景技术

一般地，由于器件的设计愈来愈小，因此闪存器件中浮置栅极形成方法是重要的方法。即，浮置栅电极形成方法是决定器件的尺寸及特性的关键方法之一，因为必须考虑到短路现象以及由覆盖范围短缺引起的有效区的主动侵蚀，且必须做出努力来确保驱动元件所需要的最小耦合比。

因此，为决定器件的尺寸及特性，需要一其中避免了诸如短路现象、有效区的主动侵蚀及耦合比的问题的浮置栅电极形成方法。

发明内容

因此，考虑到上述问题作出了本发明，且本发明的目的在于提供一种在闪存器件中形成浮置栅电极的方法，其中考虑到了短路现象以及由覆盖范围缺乏引起的有效区中的主动侵蚀，并确保了驱动元件所需要的最小耦合比。

为达成上述目的，根据本发明的一方面，提供一种在闪存器件中形成浮置栅电极的方法，其包括如下步骤：在无效区中形成绝缘膜，使得在界定于半导体衬底中的有效区与该无效区之间可以产生具有预定厚度的阶梯；在其上形成绝缘膜的整个表面上依次形成隧道氧化膜、用于浮置栅电极的多晶硅膜及抗反射膜；且然后在该抗反射膜的预定区域中形成光致抗蚀剂图案。该方法还包括：使用光致抗蚀剂图案作为蚀刻掩模来构图该抗反射膜以形成构图的抗反射膜，其中底表面比顶表面宽且侧壁上形成倾斜度；且使用该构图的抗反射膜作为蚀刻掩模来构图该用于浮置栅电极的多晶硅膜、该隧道氧化膜及该绝缘膜的预定厚度，从而形成在侧壁上具有倾斜度的浮置栅电极。

在实施例中，在有效区与无效区之间的具有预定厚度的阶梯高于有效场氧化层高度。

实施例中，该有效场氧化层高度厚度为100。

在实施例中，该构图的抗反射膜可由使用HBr气体的蚀刻工艺形成。

在实施例中，在侧壁上具有倾斜度的浮置栅电极可由使用Cl₂、O₂、HBr及N₂的混合气体的蚀刻工艺形成。

在实施例中，在有效区及无效区之间的具有预定厚度的高于有效场氧化层高度的阶梯可与浮置栅电极的构图工艺中的有效场氧化层高度保持等高。

根据本发明的一方面，提供一种在闪存器件中形成浮置栅电极的方法，其包括如下步骤：在无效区中形成绝缘膜，使得在界定于半导体衬底中的有效区与该无效区之间可以产生具有预定厚度的阶梯；在其中形成绝缘膜的整个表面上形成用于浮置栅电极的多晶硅膜；在该多晶硅膜上的有效区中形成构图的抗反射膜，其中底表面比顶表面宽且其侧壁具有倾斜度；且使用该构图的抗反射膜作为蚀刻掩模来构图该用于浮置栅电极的多晶硅膜和该绝缘膜的预定厚度，从而形成在其侧壁上具有倾斜度的浮置栅电极。

在实施例中，有效区及无效区之间的具有预定厚度的阶梯高于有效场氧化层高度。

在实施例中，在有效区及无效区之间的具有预定厚度的高于有效场氧化层高度的阶梯可与浮置栅电极的构图工艺中的有效场氧化层高度保持等高。

在实施例中，其中该底表面比顶表面宽且其侧壁具有一倾斜度的构图的抗反射膜通过以下方法形成：在该多晶硅膜上形成抗反射膜；在该抗反射膜上形成光致抗蚀剂图案；且然后通过使用该光致抗蚀剂图案作为蚀刻掩模来执行使用HBr气体的蚀刻工艺。

附图说明

图1至图4为横截面图，用于说明一种根据本发明的实施例在一闪存器件中形成浮置栅电极的方法。

具体实施方式

将参看附图描述根据本发明的实施例。由于提供了实施例使得本领域的一般技术人员将能够理解本发明，所以可以各种方式修改实施例，且本发明的范畴不限于本文所描述的实施例。在薄膜被描述为在另一薄膜或半导体衬底“上”的情形中，此薄膜可与另一薄膜或半导体衬底直接接触。或者，第三薄膜可插入此薄膜与另一薄膜或半导体衬底之间。此外，为便于说明和简洁，在附图中放大了每一层的厚度和尺寸。相同附图标记用以指示相同或相似的部分。

图1至图4为横截面图，用于说明一种根据本发明的实施例的在闪存器件中形成浮置栅电极的方法。

参看图1，隧道氧化膜14及用于浮置栅电极的多晶硅膜16依次形成于具有绝缘膜12的半导体衬底10上。

在形成隧道氧化膜14及多晶硅膜16之前，栅极氧化膜(未显示)、衬垫氮化膜(未显示)及衬垫氧化膜依次形成于半导体衬底10上。接着用于界定沟槽的光致抗蚀剂图案(未显示)形成于衬垫氧化膜上的预定区域内。如果利用光致抗蚀剂图案(未显示)用作蚀刻掩模来在衬垫氧化膜上执行蚀刻工艺，则衬垫氧化膜得以构图。接着执行灰化工艺，用于去除所得的包括构图的衬垫氧化膜的光致抗蚀剂图案(未显示)。因此，利用构图的衬垫氧化膜用作蚀刻掩模来蚀刻衬垫氧化膜、栅极氧化膜以及半导体衬底的预定深度，从而形成沟槽。

用于沟槽埋藏的绝缘膜(诸如HDP(高密度等离子体)氧化膜)形成于包括沟槽的整个表面上。执行抛光工艺(诸如CMP(化学机械抛光)工艺)，直至暴露衬垫氧化膜，从而形成绝缘膜12。如果执行用于去除衬垫氧化膜、衬垫氮化膜与栅极绝缘膜的蚀刻工艺，则完成了绝缘膜12的形成工艺。

由于绝缘膜12的形成，在形成绝缘膜的区域，即无效区，与未形成绝缘膜区域，即，有效区之间产生阶梯。此阶梯被称为有效场氧化层高度(EFH)。要求即使在执行了用于形成浮置栅电极的蚀刻工艺后仍保持EFH。因此，绝缘膜高于EFH，其与图1中的″A″等高。这是因为虽然在随后的用于形成浮置栅电极的蚀刻工艺中，绝缘膜被剥离为预定厚度，但EFH仍可得以保持。

该EFH为约100厚且与″A″等高的高度为约50厚。

如果为保持EFH而执行用于形成浮置栅电极的蚀刻工艺，则即使发生了覆盖偏移，也可防止在多晶硅膜与半导体衬底的有效区之间发生短路。

参看图2，一有机BARC(有机底部抗反射涂层)膜18形成于用于浮置栅电极的多晶硅膜16上。用于界定浮置栅电极的光致抗蚀剂图案PR形成于有机BARC膜18上的预定区域内。

通常通过使用硬掩模及硬掩模的侧壁来构图该浮置栅电极而大体上增加了浮置栅电极的顶部区域。然而，此方法的缺点在于由于增加了许多工艺步骤因此增加了制造时间及制造成本。因此，在本发明中使用有机BARC膜18及光致抗蚀剂图案PR来构图浮置栅电极，使得可减少制造时间及制造成本且可增加浮置栅电极的顶部区域。

参看图3，使用光致抗蚀剂图案PR作为蚀刻掩模来蚀刻有机BARC膜18，从而形成构图的有机BARC膜18P。

使用HBr气体执行用于形成构图的有机BARC膜18P的蚀刻工艺。

如果使用HBr气体在有机BARC膜上执行蚀刻工艺，则光致抗蚀剂图案PR的损失得以最小化。

此外，由于产生于蚀刻工艺中的聚合物沉积于构图的有机BARC膜的底部，因而形成其中顶表面比底表面宽且侧壁具有一倾斜度的构图的有机BARC膜18P。

如果该具有倾斜度的构图的有机BARC膜18P在随后的用于形成浮置栅电极的蚀刻工艺中作为蚀刻掩模，则形成在其侧壁上具有倾斜度的浮置栅电极。通过形成在侧壁上具有倾斜度的浮置栅电极，浮置栅电极的显影检测关键尺寸(此后称为″DICD″)大于具有垂直侧壁的浮置栅电极的显影检测关键尺寸。

参看图4，执行用于去除光致抗蚀剂图案PR的灰化工艺。如果仅使用构图的有机BARC膜18P作为蚀刻掩模来蚀刻多晶硅膜，则形成在其侧壁上具有一倾斜度的浮置栅电极16P。

此后，执行去除构图的有机BARC膜的工艺，由此完成本方法。

通过引入用于均匀保持蚀刻目标的EPD(终点探测)系统使用Cl₂、O₂、HBr与N₂的混合气体来执行多晶硅膜的蚀刻工艺。

在执行蚀刻工艺后，执行WAC(无晶片自动清除)工艺以改善使用产生于多晶硅膜的蚀刻工艺中的聚合物的工艺的稳定性及再现性。

使用SF₆与O₂的混合气体执行WAC工艺。

在多晶硅膜的蚀刻工艺中，剥离位于多晶硅膜的底部的隧道氧化膜14及绝缘膜的预定厚度。在此情形中，虽然去除了绝缘膜的预定厚度，但必须保持EFH。即，如果在蚀刻工艺中仅蚀刻多晶硅膜，直至保持EFH，则即使在蚀刻工艺中发生了覆盖偏移，也可在预定范围内防止多晶硅膜与半导体衬底的有效区之间发生短路。

如上所述，根据本发明，在用于形成浮置栅电极的蚀刻工艺中，蚀刻多晶硅膜直至保持EFH。因此，存在效果如下：虽然在蚀刻工艺中发生了覆盖偏移，也可在预定范围内防止多晶硅膜与半导体衬底的有效区之间产生短路。

此外，根据本发明，使用具有倾斜度的构图的有机BARC膜作为蚀刻掩模来构图浮置栅电极。因此，DICD可在显影浮置栅电极后增加。因此，存在可确保驱动元件所需要的最小耦合比的效果。

此外，根据本发明使用有机BARC膜及光致抗蚀剂图案来构图浮置栅电极。因此，存在以下效果：与用于硬掩模、分隔物等中的常规工艺相比，减少了制造时间及制造成本，且可增加浮置栅电极的顶部区域。

虽然以上已参考上述实施例进行了描述，但应理解本领域的一般技术人员可在不违背本发明及权利要求范围的精神及范畴的条件下作出本发明的改变及修改。