全部在一整合蚀刻中的金属硬掩模

摘要

本发明提供了一种用于在介电层中形成半导体触头的方法。部分通孔通过通孔掩模被蚀刻到介电层中。沟槽通过沟槽掩模被蚀刻到介电层中，其中蚀刻沟槽完成并过蚀刻通孔以拓宽通孔的底部。沟槽或通孔的顶部被整圆。

说明书

技术领域

本发明涉及介电层中的通孔和沟槽的形成。更具体地，本发明 涉及利用沟槽金属硬掩模来形成通孔和沟槽。

背景技术

在半导体晶片处理过程中，通孔和沟槽的双镶嵌结构被蚀刻到 介电层中。接着用导电材料填充该双镶嵌结构以形成触头。

发明内容

为了实现上述工艺以及根据本发明的目的，一种用于在介电层 中形成导电触头的方法被提供。部分通孔(partial vias)通过通孔掩模 被蚀刻到所述介电层中。沟槽通过沟槽掩模被蚀刻到所述介电层中， 其中蚀刻所述沟槽完成且过蚀刻所述通孔以拓宽通孔的底部。沟槽或 通孔的顶部被整圆(round)。

在本发明的另一表现中，一种用于在形成叠层的在置于置于通 孔掩模下面的沟槽掩模下面的介电层中形成导电触头的方法被提供。 部分通孔(partial vias)通过通孔掩模被蚀刻到所述介电层中。沟槽掩 模暴露。沟槽通过沟槽掩模被蚀刻到所述介电层中，其中蚀刻所述沟 槽完成并过蚀刻所述通孔以拓宽通孔的底部。沟槽或通孔的顶部被整 圆到整平线(planarization line)以上。用导电材料填充所述通孔和沟 槽。所述叠层被整平到所述整平线。

下面，在本发明的详细描述中，结合随后的附图，将更详细地 描述本发明的这些特征以及其它特征。

附图说明

在附图中，本发明通过实施例的方式而非限制的方式进行阐 释，其中类同的附图标记指代类同的元素，且其中：

图1是本发明的实施方式的高阶流程图。

图2A-2G是根据本发明的实施方式加工的叠层的示意图。

图3是沿着图2G的切割线3-3的剖视图。

具体实施方式

现在将参考附图中所示的本发明的一些优选实施方式详细描述 本发明。在接下来的描述中，阐述了若干具体细节以便提供对本发明 的彻底理解。然而，对本领域技术人员来说，显而易见的是，本发明 可在没有这些具体细节中的一些或全部的情况下被实施。另一方面， 公知的工艺步骤和结构没有被详细描述以免不必要地模糊本发明。

为方便理解，图1是本发明实施方式中所使用的工艺的高阶流 程图。衬底被提供有介电层，在该介电层上放置沟槽掩模，在该沟槽 掩模上放置通孔掩模(步骤104)。沟槽掩模可以是硬掩模，其中整平 层将沟槽掩模与通孔掩模分开。通孔通过通孔掩模被部分蚀刻到介电 层中(步骤108)。沟槽掩模暴露(步骤112)。沟槽被蚀刻到介电层 中，同时通孔完成且被过蚀刻(步骤116)。过蚀刻通孔可增加通孔底 部的宽度。沟槽或通孔的顶部被整圆，这在说明书和权利要求书中包 括在顶角(top corner)上琢面(faceting)或使顶角倾斜(sloping) (步骤120)。用导电材料填充通孔和沟槽以形成触头(步骤124)。介 电层被整平到整平目标(planarization target)(步骤128)。

实施例

在本发明的实施例中，衬底被提供有介电层，在该介电层上放 置通孔掩模，在该通孔掩模上放置沟槽掩模(步骤104)。图2A是具 有上面已形成接触层208的衬底204的叠层200的剖视图。在接触层 208之上是蚀刻停止层或阻挡层212。在接触层208内是触头216。介 电层220已被形成在蚀刻停止层212之上。在该实施例中，蚀刻停止 层212是氮掺杂碳化硅(SiCN)衬垫。图案化的沟槽掩模224已被形 成在介电层220之上。在该实施例中，图案化的沟槽掩模224是硬掩 模。例如，图案化的沟槽掩模224是氮化钛(TiN)。整平层228被形 成在图案化的沟槽掩模224之上。图案化的通孔掩模232被形成在整 平层228之上。图案化的通孔掩模232可以由光刻胶或一些其它材料 制成。在本发明的其它实施例中，附加层可被添加到各个层和掩模之 间或者各个层可被其它层替代或者层可被移除。

通孔通过通孔掩模232被部分蚀刻到介电层220中。图2B是 在通孔240已被部分蚀刻到介电层220中之后的叠层200的剖视图。 在该实施例中，通孔侧壁稍微变尖细(taper)。可用于蚀刻部分通孔的 配方的实例提供由C₄F₈、CF₄、N₂、Ar和O₂组成的通孔蚀刻气体。室 压被维持在20到60毫托(mTorr)之间。晶片温度被维持在50℃到 100℃之间。

接着，沟槽掩模224暴露(步骤112)。在一实施例中，剩余 的通孔掩模232和整平层228被同时移除以暴露沟槽掩模224。在另一 实施例中，通孔掩模232可在部分通孔的蚀刻过程中被移除，而整平 层228在沟槽掩模224的暴露过程中被移除。图2C是在通孔掩模232 和整平层228已被移除以暴露沟槽掩模224之后的叠层200的剖视 图。可用于暴露沟槽掩模的配方的实例提供由CO₂和O₂组成的剥离气 体。室压被维持在20到60mTorr之间。晶片温度被维持在50℃到 100℃之间。

沟槽通过图案化的沟槽掩模被蚀刻到介电层中，这也完成并过 蚀刻通孔以拓宽通孔的底部(步骤116)。图2D示出了在沟槽244被 蚀刻且通孔240被过蚀刻之后的叠层200，拓宽了通孔240的底部，形 成较少变尖细且更垂直的侧壁。在该实施例中，通孔具有圆形横截 面，其中沟槽沿着到页(page)中的线具有线性横截面，每个沟槽连 接多个通孔。优选地，用于形成沟槽和过蚀刻通孔的蚀刻比部分通孔 蚀刻更有选择性。较少选择性的部分通孔蚀刻的优点在于这样的蚀刻 比较快。更有选择性的沟槽蚀刻和通孔过蚀刻的优点在于这样的蚀刻 提供较少变尖细的更垂直的侧壁。可用于蚀刻沟槽和过蚀刻通孔的配 方的实例提供由C₄F₈、CF₄、N₂、Ar和O₂组成的沟槽蚀刻气体。20到 60mTorr的室压被提供。晶片温度被维持在50℃到100℃之间。

沟槽的顶部被整圆(步骤120)。图2E示出了沟槽244的顶部 252已被整圆之后的叠层。所述整圆发生在整平目标线或平面248之 上。优选地，在整平目标线248以下不发生整圆。因为所述顶部在整 平目标线或平面248之上被整圆，所以在整平目标线248之上的沟槽 244的顶部252的侧壁薄(shallow)于整平目标线248之下的侧壁。 在该实施例中，沟槽的顶部252在蚀刻停止层212的开口过程中被整 圆。更优选地，整圆和蚀刻停止开口是两个步骤的工艺。在这种配方 的实例中，包括CF₄、C₄F₈、N₂和Ar的整圆气体被提供。整圆气体被 形成为等离子体。卡盘温度被维持在50℃到100℃之间。

通孔和沟槽被填充(步骤124)。在该实施例中，用含铜导体 填充沟槽和通孔。图2F示出了用含铜导体256填充通孔240和沟槽 244之后的叠层200。用于填充沟槽和通孔的一种示例性配方提供铜电 镀。在该实施例中，首先，阻挡层被形成在通孔和沟槽的壁上。接 着，种子层被形成在阻挡层上。电压被施加到种子层，通孔和沟槽被 置于含铜酸浴中。含铜金属被沉积在种子层上的沟槽和通孔中。在其 它实施例中，可以使用无电镀铜沉积。

叠层200被整平(步骤128)。在该实施例中，化学机械抛光 (CMP)被用来将叠层200整平到整平目标线或平面248。图2G示出 了在叠层被整平到整平目标线或平面248之后的叠层。图3是叠层200 的沿着图2G的切割线3-3的剖视图。图3中的视图更清楚地示出了沟 槽244的线性剖视图和通孔240的剖视图。

所得的结构提供了具有基本上垂直的侧壁的沟槽和通孔。填充 沟槽244和通孔240的导电金属256形成导电触头和互连体。对于28 nm的栅CD而言，已发现整圆沟槽的顶部移除了角且提供了允许改进 的沉积的更宽的开口以用于填充通孔和沟槽。角的移除还减少了突出 部分(overhang)，从而改进了沉积。还发现更宽的开口增加了触头之 间的渗漏。通过只拓宽沟槽在整平目标以上的顶部以及然后移除整平 目标以上的叠层，导电材料的填充被改进但不增加渗漏。另外，使用 较小选择性的蚀刻来部分蚀刻通孔以及然后使用较高选择性的蚀刻来 蚀刻沟槽和过蚀刻通孔的组合实现了较快的提供垂直侧壁的蚀刻工 艺。本发明的实施例避免了弯曲。本发明的实施例提供了更好的鲁棒 性和额外的控制，这可用于调整参数以减少条纹或弯曲或者提供其它 有益效果。

可以使用附加工艺来完成半导体器件的形成。

虽然本发明已就若干优选实施例进行了描述，但还有落在本发 明的范围内的变更方式、置换方式、修改方式和各种替代等同方式。 还应当注意，实施本发明的方法和装置有许多替代方式。因此，意图 在于将接下来所附的权利要求书解释为包括落在本发明的真实精神和 范围内的所有这样的变更方式、置换方式和各种替代等同方式。