用于监控集成电路工艺中多晶硅层光刻对准偏差的装置

摘要

本发明提供一种用于监控集成电路工艺中多晶硅层光刻对准偏差的装置，包括：衬底；所述衬底上设置有有源区，所述有源区的掺杂类型与所述衬底的掺杂类型相同；在所述衬底上，围绕所述有源区外围设置有场区，所述场区延伸至所述有源区的边缘区域的厚度缓慢减薄；在所述场区上，围绕所述有源区的外围设置有截面呈环形的多晶硅层，所述多晶硅层的内环与对应的所述有源区的边缘的间距小于或等于所述多晶硅层光刻所允许的最大的对准偏差值，本发明实施例有效解决了现有技术中，监控集成电路工艺中多晶硅层光刻对准偏差的效率低的技术问题。

说明书

技术领域

本发明涉及半导体技术领域，尤其涉及一种用于监控集成电路工艺中多 晶硅层光刻对准偏差的装置。

背景技术

光刻是集成电路（芯片）工艺中的关键技术。芯片需要经历半导体晶圆 制造工艺，而在芯片的晶圆级制作工艺中，包含了几次、十几次或几十次的 光刻工艺，通过这些光刻工艺把掩模版上的图形一一复制到晶圆上。在半导 体技术中，习惯把每“一次”光刻称之为“一层”光刻。在光刻工艺中，层 与层之间的对准精度非常重要，当其中任何一层光刻出现不可容许的对准偏 差，都会导致整个芯片失效。

有源区层光刻和多晶硅层光刻是集成电路中的关键工艺，在集成电路 的设计规则中，要求多晶硅层光刻相对于有源区层的对准偏差小于某额定 值（比如在0.5微米的互补金属-氧化物-半导体（Complementary Metal  Oxide Semiconductor，CMOS）集成电路中，要求此偏差量小于0.25微米）， 否则整个芯片将可能失效。

现有的监控多晶硅层光刻对准偏差技术，如图1所示（平面示意图）， 其中较大的矩形101是在有源区光刻层预留的图形，较小的矩形102是在 多晶硅层光刻时形成的图形，当对准偏差为0时，大、小矩形左右对称并 且上下对称（即图1中X1=X2，Y1=Y2）。但实际测量中，对准偏差可能 不等于0，测量图中所示X1、X2、Y1、Y2的值，可以得到多晶硅层光刻 相对于有源区层在X和Y方向的对准偏差分别为C1=（X1-X2）/2，C2= （Y1-Y2）/2。如果发现对准偏差值超过额定规范时，可以对该光刻工艺 进行返工处理，直至返工后的测量值在额定规范内。

但是，在实践生产中，依照上述方法每一片晶圆的测量时间均需要5～ 10分钟，为了保证生产通量，针对每一批晶圆（一批晶圆通常为25片）， 一般都只是抽测其中的1～3片。这种采取抽测的方法无法保证所有晶圆 的对准偏差都小于额定规范值，可能产生部分不良品。

发明内容

本发明提供一种用于监控集成电路工艺中多晶硅层光刻对准偏差的装 置，用以解决现有技术监控光刻对准偏差效率低的技术问题。

本发明实施例提供一种用于监控集成电路工艺中多晶硅层光刻对准偏差 的装置，包括：

衬底；

所述衬底上设置有有源区，所述有源区的掺杂类型与所述衬底的掺杂类 型相同；

在所述衬底上，围绕所述有源区外围设置有场区；所述场区延伸至所述 有源区的边缘区域的厚度缓慢减薄；

在所述场区上，围绕所述有源区的外围设置有截面呈环形的多晶硅层， 所述多晶硅层的内环与对应的所述有源区的边缘区域的间距小于或等于所述 多晶硅层光刻所允许的最大的对准偏差值。

本发明提供的用于监控集成电路工艺中多晶硅层光刻对准偏差的装置， 通过在场区上，围绕有源区的外围设置有截面呈环形的多晶硅层，该多晶硅 层的内环与对应的有源区的边缘区域的间距小于或等于多晶硅层光刻所允许 的最大的对准偏差值，进而提高监控集成电路工艺中多晶硅层光刻对准偏差 的效率。

附图说明

图1为现有技术中监控光刻对准偏差方法的示意图；

图2为本发明实施例提供的用于监控集成电路工艺中多晶硅层光刻对准 偏差的装置一个实施例的结构示意图；

图3为本发明实施例提供的当多晶硅层光刻相对于有源区层的对准偏差 较大时的结构示意图。

具体实施方式

本发明实施例提供了一种用于监控集成电路工艺中多晶硅层光刻对准偏 差的装置，包括：衬底、有源区、场区和多晶硅层。

具体地，该装置具体结构如下：

衬底；该衬底可以为具有轻掺杂的半导体材料，如硅、氮化镓、砷化镓 等；

该衬底上设置有有源区；其中，有源区的掺杂类型与衬底的掺杂类型相 同；例如，有源区的掺杂类型与衬底的掺杂类型同属于N型或同属于P型； 该有源区的截面图形可以为圆形，矩形等形状；

在该衬底上，围绕有源区的外围区域设置有场区；该场区在延伸至上述 有源区的边缘区域，越靠近有源区的地方其厚度越薄；该场区的具体形状不 限定；

在该场区上，围绕上述有源区的外围设置有截面呈环形的多晶硅层，该 多晶硅层的内环与对应的有源区的边缘区域的间距小于或等于多晶硅层光刻 所允许的最大的对准偏差值；所述多晶硅层光刻所允许的最大的对准偏差值， 为本实施例所述装置在进行监控的集成电路工艺时，该集成电路工艺中可导 致集成电路失效的多晶硅层光刻的对准偏差值，当多晶硅层光刻大于该对准 偏差时，可导致该集成电路失效；其中，截面呈环形的多晶硅层具体可以是 圆环结构，矩形环结构，或是形状不规则的环结构，在此不作限定。

本实施例提供的用于监控集成电路工艺中多晶硅层光刻对准偏差的装 置，通过在场区上，围绕有源区的外围设置有截面呈环形的多晶硅层，该多 晶硅层的内环与对应的有源区的边缘区域的间距小于或等于多晶硅层光刻所 允许的最大的对准偏差值，进而提高监控集成电路工艺中多晶硅层光刻对准 偏差的效率。

图2为本发明实施例提供的用于监控集成电路工艺中多晶硅层光刻对准 偏差的装置一个实施例的结构示意图，是上一实施例中描述的用于监控集成 电路工艺中多晶硅层光刻对准偏差的装置的细化结构；其中，图2（a）为平 面图，图2（b）为剖面图。如图2所示，该装置具体包括：衬底201、有源 区202、场区203和多晶硅层204。以上这些结构单元在兼顾了上一实施例的 所有对应的结构特征的基础上，还具体包括如下特征：

该多晶硅层204为以有源区202呈中心对称设置；

该有源区202的截面可呈圆形；相应的，场区203的截面呈圆环形；多 晶硅层204的截面也呈圆环形；

在有源区202的表面上，还可以设有氧化层，该氧化层的截面呈圆形； 其中，形成场区203的材料具体可以为与该氧化层相同的材料，如二氧化硅、 氮化硅等；图中标注的距离S即为多晶硅层204的内环与对应的有源区202 的边缘区域的间距。

可选的，图2所示的用于监控集成电路工艺中多晶硅层光刻对准偏差的 装置中，有源区202与场区203还可以进行位置互换，即形成场区203外围 区域围绕截面呈环形的有源区202的结构。

本发明提供了一种通过图2所示装置实现监控集成电路工艺中多晶硅层 光刻对准偏差的方法，步骤如下：

1.将有源区202与电极A相连，将多晶硅层204与电极B相连；

2.测量电极A与电极B之间击穿电压，即衬底与多晶硅之间的氧化层的 击穿电压。

在集成电路芯片中，场区的氧化层较厚，有源区的氧化层较薄（在有源 区的边缘，即有源区与场区的过渡区域，氧化层从薄至厚逐步过渡，该区域 也被称之为“鸟嘴”）。当多晶硅层光刻相对于有源区层的对准偏差较大，如图 3所示，由于氧化层的击穿电压与其厚度成正比，因此在这种情况下测试所 得的A、B两极之间的击穿电压的绝对值小于额定范围，该额定范围即等于 场区的厚氧化层可承受的击穿电压。而该额定范围中的最小击穿电压对应于 本方案中，多晶硅层204光刻所允许的最大的对准偏差值。

本实施例提供的用于监控集成电路工艺中多晶硅层光刻对准偏差的装 置，通过在场区上，围绕有源区的外围设置有截面呈环形的多晶硅层，该多 晶硅层的内环与对应的有源区的边缘区域的间距小于或等于多晶硅层光刻所 允许的最大的对准偏差值，进而提高监控集成电路工艺中多晶硅层光刻对准 偏差的效率。

本领域普通技术人员可以理解：实现上述各方法实施例的全部或部分步 骤可以通过程序指令相关的硬件来完成。前述的程序可以存储于一计算机可 读取存储介质中。该程序在执行时，执行包括上述各方法实施例的步骤；而 前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码 的介质。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对 其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通 技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改， 或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并 不使相应技术方案的本质脱离本发明各实施例技术方案的范围。