克服短沟道效应提升频率的局部SOI LDMOS器件

摘要

本发明公开了一种克服短沟道效应提升频率的局部超薄SOI LDMOS器件，属于半导体器件领域。包括半导体衬底1、沟道区2、漂移区3、源区4、漏区5、栅氧6、场氧7、栅8、沟道衬底重掺杂区9、BOX层18、侧墙19、源极扩展区20，其中漂移区3为横向变掺杂结构，其特征在于，所述BOX层靠近漂移区一端沿漂移区宽度方向开有通槽，所述BOX层18位于沟道的正下方、或者位于沟道和部分源区的正下方、或者位于沟道和源区的正下方，以保证击穿电压的同时提升器件的频率特性和驱动能力。本发明有效抑制了短沟道效应，在保证击穿电压的同时提升频率特性和驱动能力。

说明书

技术领域

本发明属于半导体器件领域，涉及一种小尺寸横向扩散金属氧化物半导体场 效应晶体管(LDMOS)，具体涉及一种克服短沟道效应提升截止频率的局部超薄 SOI LDMOS器件。

背景技术

无线通信系统、功率开关模块及其相关技术的飞速发展推动着功率集成电路 的迅速发展，随着工作频率越来越高，其对电路及器件频率的要求越来越高。在 射频功率器件中，LDMOS(横向扩散金属氧化物半导体场效应晶体管)器件凭 借其良好的工艺兼容性和优良的性能，在射频功率器件中发挥着重要的作用。

SOI RF LDMOS器件因其良好的电绝缘、较低的泄漏电流、较小的寄生电容、 高的工作频率和击穿电压等优点被广泛应用于射频领域。现有的SOI RF LDMOS 器件的结构如图1所示，包括半导体衬底1，沟道区2，漂移区3，源区4，漏区 5，栅氧6，场氧7，多晶栅8，沟道衬底重掺杂区9，二氧化硅BOX层10。对 于SOI LDMOS器件，由于二氧化硅BOX层10的热导率低且厚度较大，使得器 件散热较差，自热效应(SHE)严重，器件可靠性降低。为了在保留SOI LDMOS 器件良好的频率特性与击穿特性的同时改善器件的散热特性，研究人员将BOX 层局域化，提出了图2所示的局部SOI LDMOS(PSOI LDMOS)器件。其结构包 括半导体衬底1，沟道区2，漂移区3，源区4，漏区5，栅氧6，场氧7，多晶 栅8，沟道衬底重掺杂区9，二氧化硅BOX层11，硅窗口12。为了保持较高的 纵向击穿电压、减小输出电容，仅保留漏区和部分漂移区下方的二氧化硅BOX 层11，将热量产生的主要区域，即沟道区和靠近沟道的漂移区下方的BOX层去 掉，替换为热导率较高的硅。这样热量通过去除BOX后的硅窗口12快速扩散 到衬底，可有效提升器件散热特性。

通常，LDMOS器件因耐压需要，其漂移区长度较长(一般>0.5μm)，往往 采用较大线宽工艺加工，然而器件栅长较大，栅氧化层厚度较厚，难以满足高频 率特性和集成度的要求。随着微电子工艺的发展，特征尺寸(即加工尺寸)将不 断缩小，以提高器件的工作频率。但是，对于LDMOS器件来说，漂移区长度缩 短后，击穿电压也随之降低；栅长缩短后，短沟道效应也不断加剧。因此，如何 在提高小尺寸LDMOS器件工作频率的同时保证击穿电压及良好的短沟道特性 成为业界关注的焦点。对于传统SOI LDMOS与PSOI LDMOS(局部SOI LDMOS)器件，器件特征尺寸缩小的同时BOX层上方的顶层硅厚度也随之减 薄，使得漂移区导通电阻不断增大，从而制约了器件驱动电流和频率特性的提升。 这种情况下，传统的SOI LDMOS难以将顶层硅厚度做薄，其短沟道特性较差。

目前小尺寸LDMOS器件主要通过应变的方式提升沟道迁移率从而改善频 率特性，采用的方法主要有锗硅虚拟衬底或氮化硅盖帽，但是锗硅虚拟衬底的方 式工艺复杂、成本高，同时还存在双沟道问题；而氮化硅盖帽的方式会使漂移区 引入相反的应力，降低漂移区载流子迁移率，使漂移区电阻增大。

为了提高LDMOS器件横向击穿电压，有文献报导采用横向变掺杂漂移区结 构以使漂移区横向电场分布更均匀。图3给出了该器件结构，包括半导体衬底1， 沟道区2，源区4，漏区5，栅氧6，场氧7，多晶栅8，沟道衬底重掺杂区9， 漂移区3由沟道到漏端方向掺杂浓度逐渐增大(分别为轻掺杂区13，中等浓度 掺杂区14和重掺杂区15)。由于漂移区靠近沟道区的轻掺杂和靠近漏区的重掺 杂会降低漂移区靠近沟道区和靠近漏区的电场峰值，提升器件击穿电压。但漂移 区变掺杂结构不能抑制随着器件特征尺寸的缩小带来的短沟道特性的恶化，也不 能实现频率特性的明显提升。

发明内容

本发明针对背景技术中小尺寸LDMOS器件中短沟道效应严重的问题，采用 超薄SOI技术，提出了一种BOX层在沟道正下方、或者在沟道和部分源区正下 方，或者在沟道和源区正下方的小尺寸局部超薄SOI LDMOS(ET-PSOI LDMOS) 器件结构，同时采用横向变掺杂漂移区，实现了有效抑制短沟道效应，保证击穿 电压的同时提升频率特性和驱动能力的目的。

本发明的技术方案如下：

一种克服短沟道效应提升频率的局部超薄SOI LDMOS器件，包括半导体衬 底1、沟道区2、漂移区3、源区4、漏区5、栅氧6、场氧7、栅8、沟道衬底重 掺杂区9、BOX层18、侧墙19、源极扩展区20，漂移区3采用横向变掺杂结构， 其特征在于，所述BOX层18靠近漂移区一端沿漂移区宽度方向开有通槽，所 述BOX层18位于沟道的正下方、或者位于沟道和部分源区的正下方、或者位 于沟道和源区的正下方，以保证击穿电压的同时提升器件的频率特性和驱动能 力。

其中，漂移区3分为横向变掺杂低掺杂区16和横向变掺杂高掺杂区17，所 述低掺杂区16靠近沟道区，所述高掺杂区17靠近漏区。

其中，所述BOX层的长度满足：沟道区的长度≤BOX层的长度≤沟道区与 源区的长度之和。

进一步地，所述BOX层靠近漏区一端均采用倒角结构，对顶角进行钝化处 理，倒角半径大于5nm。

进一步地，所述BOX层的上表面到沟道表面的距离小于50nm。

进一步地，所述BOX层为矩形，厚度≤30nm。

进一步地，所述BOX层靠近漂移区一端沿漂移区宽度方向开的通槽为矩形、 “V”形或“U”形。

进一步地，所述BOX层靠近漂移区一端和靠近源区一端沿漂移区宽度方向 均开有通槽。具体地，所述BOX层靠近漂移区一端开有的通槽为矩形、“V” 形或“U”形，所述BOX层靠近源区一端开有的通槽为矩形、“V”形或“U” 形。

具体地，所述BOX层靠近漂移区一端沿漂移区宽度方向开的通槽为矩形时， 所述靠近漂移区一端通槽上方BOX层的厚度≤30nm。

具体地，所述BOX层靠近漂移区一端沿漂移区宽度方向开的通槽为“V” 形时，所述靠近漂移区一端“V”形的顶点到BOX层上表面的距离≤30nm。

具体地，所述BOX层为“I”字形时，靠近沟道上表面的横向BOX的厚度 ≤30nm。

具体地，所述BOX层为“T”字形时，横向BOX的厚度≤30nm。

其中，所述BOX层的材料为二氧化硅。

具体地，所述漂移区的上方紧邻栅电极区域覆盖有场氧，其材料可以为二氧 化硅或氮化硅。

本发明的有益效果为：

1、本发明提供的局部超薄SOI和横向变掺杂漂移区的SOI LDMOS器件有 良好的短沟道特性，高的击穿电压和高的频率特性，实现了在提高器件工作频率 的同时，保证击穿电压及良好的短沟道特性。

2、本发明器件与传统局部SOI LDMOS器件相比，其BOX层位于沟道和 源区的正下方，或者沟道和部分源区的正下方，或者沟道正下方，且BOX层上 表面距离沟道表面的距离仅为几十纳米，甚至是几个纳米，这有助于抑制小尺寸 器件中的短沟道效应，稳定阈值电压，减小关态漏电流。

3、本发明器件中的BOX层采用靠近漂移区一端沿漂移区宽度方向开有通 槽的结构，且BOX层靠近漂移区一侧顶角采用倒角结构，使得BOX层通槽部 分能聚集电荷使得BOX内部产生电场，且靠近漂移区的顶角处不易发生击穿， 使得器件击穿电压较高，栅电容较小。

4、本发明提供的局部SOI LDMOS器件的漂移区上方紧邻栅电极区域覆盖 的场氧使得在导通状态，场氧下方的低掺杂区域导电通道处于积累状态，从而实 现低的导通电阻，器件频率特性获得进一步提升。

附图说明

图1为现有SOI LDMOS器件的剖面图。

图2为现有PSOI LDMOS器件的剖面图。

图3为现有漂移区变掺杂LDMOS器件的剖面图。

图4为本发明提供的BOX层为矩形且仅位于沟道区正下方的ET-PSOI LDMOS器件的剖面图。

图5为本发明提供的BOX层为矩形且位于沟道区和源区正下方的ET-PSOI LDMOS器件的剖面图。

图6为本发明提供的BOX层靠近漂移区一端沿漂移区宽度方向开的通槽为 矩形且位于沟道区和部分源区正下方的ET-PSOI LDMOS器件的剖面图。

图7为本发明提供的BOX层为“I”字形且位于沟道区和部分源区正下方的 ET-PSOI LDMOS器件的剖面图。

图8为本发明提供的BOX层为“T”字形且位于沟道区和部分源区正下方 的ET-PSOI LDMOS器件的剖面图。

图9为本发明提供的BOX层靠近漂移区一端沿漂移区宽度方向开的通槽为 “V”形且仅位于沟道区正下方的ET-PSOI LDMOS器件的剖面图。

图10为本发明实施例得到的ET-PSOI LDMOS器件的转移特性曲线，其中 A为漏电压偏置为10V时的曲线，B为漏电压偏置为0.05V时的曲线。

图11为本发明实施例得到的ET-PSOI LDMOS器件的输出特性曲线，其中 栅电压偏置为Vg-Vth＝1.1V。

图12为本发明实施例得到的ET-PSOI LDMOS器件的截止频率特性曲线， 其中漏电压偏置Vd为10V。

图13为本发明实施例得到的ET-PSOI LDMOS器件的关态击穿特性曲线。

其中，1为半导体衬底，2为沟道区，3为漂移区，4为源区，5为漏区，6 为栅氧，7为场氧，8为栅，9为沟道衬底重掺杂区，10为全局SOI器件BOX 层，11为PSOI器件BOX层，12为PSOI器件硅窗口区域，13为漂移区变掺杂 轻掺杂区，14为漂移区变掺杂中掺杂区，15为漂移区变掺杂重掺杂区，16为本 发明中漂移区横向变掺杂低掺杂区，17为本发明中漂移区横向变掺杂高掺杂区， 18为本发明中超薄PSOI器件的BOX层，19为侧墙，20为源极扩展区。

具体实施方式

实施例

本实施例针对图4所示的ET-PSOI LDMOS器件，采用沟道区正下方局部 SOI结构BOX层，BOX层的形状为矩形，BOX层靠近漂移区顶角钝化处理为 倒角结构，降低BOX层尖角电场，提高击穿电压，同时提高截止频率和驱动能 力。

本实施例的具有局部超薄SOI的小尺寸LDMOS器件，包括半导体衬底1、 沟道区2、漂移区3、源区4、漏区5、栅氧6、场氧7、栅8、沟道衬底重掺杂 区9、BOX层18、侧墙19、源极扩展区20，其中，BOX层18为矩形，厚度为 30nm，位于沟道区正下方且长度与沟道区长度相等，BOX层上表面距离沟道 表面的距离小于50nm。另外，BOX层18靠近漏区的尖角采用了倒角处理，用 以降低尖峰电场，如图4所示。

实施例得到的具有局部超薄SOI的ET-PSOI LDMOS器件的电学特性如图 10-图13所示，在击穿电压保持相近的前提下(体硅15.1V，本发明14.9V)，BOX 层位于沟道区正下方的局部SOI LDMOS器件的短沟道效应与传统小尺寸体硅 LDMOS器件相比得到抑制。其输出电流如图11所示，相对于传统LDMOS器 件驱动能力明显提升。其截止频率如图12所示，由于BOX层的引入，提高短 沟道特性的同时提升了驱动能力和减小电容，从而使得频率特性明显提升。因此， 当器件尺寸缩小时，为了减小伴随而来的小尺寸效应，采用本发明中的局部SOI 结构，能够在保证击穿的同时，提升短沟道特性，提高驱动电流和频率特性。