具有不同密度的纳米晶体的不同非易失性存储器的半导体器件及方法

摘要

本发明涉及具有不同密度的纳米晶体的不同非易失性存储器的半导体器件及方法。一种用于形成半导体器件（102、104、106）的方法包括：在具有第一区域（104）和第二区域（102）的衬底（52）的表面之上形成第一多个纳米晶体（53），其中所述第一多个纳米晶体在所述第一区域和所述第二区域中形成并且具有第一密度；以及在形成所述第一多个纳米晶体之后，在所述第二区域中而不在所述第一区域中的所述衬底的所述表面之上形成第二多个纳米晶体（63），其中在所述第二区域中所述第一多个纳米晶体连同所述第二多个纳米晶体导致了第二密度，其中所述第二密度大于所述第一密度。

说明书

技术领域

本公开总体涉及半导体处理，更具体地说，涉及用于形成具有纳 米晶体的半导体器件的方法。

背景技术

非易失性数据存储装置通常用于集成电路。在用于非易失性数据 存储装置的一种类型的半导体器件结构中，纳米晶体被用于存储电荷。 纳米晶体的电荷捕获能力受纳米晶体的密度、大小以及分布的影响。 较小的纳米晶体可以更加紧密地在一起形成以增加密度。然而，紧密 的间隔引起纳米晶体对泄露和物理接触的相邻纳米晶体更敏感，这可 能降低性能。此外，和较大的纳米晶体相比较，较小的纳米晶体具有 降低的电荷容量。和较小的纳米晶体相比较，较大的纳米晶体通常进 一步彼此间隔开，使得其对泄露较不敏感。然而，较大的间隔导致在 操作期间可能捕获额外的电子的位于纳米晶体之间的氧化物的较大的 区域。这可能导致降低的存储器件的循环持续时间。

附图说明

本发明通过举例的方式说明并没有被附图所限制，在附图中类似 的参考符号表示类似的元件。附图中的元件是为了简便以及清晰而示 出的，并不一定按比例绘制。

图1根据本发明的一个实施例，示出了在处理的一个阶段的半导 体器件。

图2根据本发明的一个实施例，示出了在处理的一个随后阶段的 图1中的半导体器件。

图3根据本发明的一个实施例，示出了在处理的一个随后阶段的 图2中的半导体器件。

图4根据本发明的一个实施例，示出了在处理的一个随后阶段的 图3中的半导体器件。

图5根据本发明的一个实施例，示出了在处理的一个随后阶段的 图4中的半导体器件。

图6根据本发明的一个实施例，示出了在处理的一个随后阶段的 图5中的半导体器件。

图7根据本发明的一个实施例，示出了在处理的一个随后阶段的 图6中的半导体器件。

图8根据本发明的一个实施例，示出了在处理的一个随后阶段的 图7中的半导体器件。

图9根据本发明的一个实施例，示出了在处理的一个随后阶段的 图8中的半导体器件。

图10根据本发明的一个实施例，示出了在处理的一个阶段的半 导体器件。

图11根据本发明的一个实施例，示出了在处理的一个随后阶段 的图10中的半导体器件。

图12根据本发明的一个实施例，示出了在处理的一个随后阶段 的图11中的半导体器件。

图13根据本发明的一个实施例，示出了在处理的一个随后阶段 的图12中的半导体器件。

图14根据本发明的一个实施例，示出了在处理的一个随后阶段 的图13中的半导体器件。

图15根据本发明的一个实施例，示出了在处理的一个随后阶段 的图14中的半导体器件。

图16是根据另一个实施例、在处理的一个阶段的半导体器件的 顶视图；

图17是在处理的随后阶段的图16中的半导体器件的顶视图；

图18是在处理的一个随后阶段的图17中的半导体器件的顶视 图；以及

图19是在处理的一个随后阶段的图18中的半导体器件的顶视 图。

具体实施方式

一方面，半导体器件被制作成产生一个在其中电荷存储层具有纳 米晶体的第一密度的存储器以及另一个在其中电荷存储层具有纳米晶 体的不同于第一密度的第二密度的存储器。

图1示出了在半导体衬底12的表面之上的第一绝缘层14形成之 后的半导体器件10和在第一绝缘层14之上的半导体层16。半导体衬 底12可以是任何半导体材料或材料的组合，例如砷化镓、硅锗、绝缘 体上硅（SOI）、硅、单晶硅等等，以及上述材料的组合。第一绝缘 层14例如通过生长或沉积在衬底12之上形成，并且半导体层16例如 通过使用化学气相沉积（CVD）在绝缘层14之上淀积。半导体层16 可以是连续的或分离的膜。在一个实施例中，第一绝缘层14包括氧化 物并且还可被称为第一电介质层或底部电介质层。在一个实施例中， 半导体层16包括半导体材料，例如硅（例如，非晶硅）、锗等等。或 者，半导体层16可能包括一种金属。

图2示出了在处理中的一个随后阶段的半导体器件10，在所述阶 段中退火18被执行。半导体层16被退火以形成第一多个纳米晶体26 （正如在图3中所示出的）。在一个实施例中，退火在大约600到950 摄氏度的范围的温度执行。在一个实施例中，退火在大约750摄氏度 的温度执行。正如图3所示出的，由于退火18，第一多个纳米晶体26， 包括纳米晶体20-24，在第一绝缘层14之上被形成。在一个实施例中， 第一多个纳米晶体26具有在大约50-150埃范围内的平均直径。

注意，在另选实施例中，在退火（例如，退火18）之前的是半导 体材料（例如，半导体层16的CVD）的淀积的步骤可以重复预定的 迭代次数以形成所述第一多个纳米晶体26。例如，在一个实施例中， 在图2中的退火18之后，为了增加第一多个纳米晶体26的密度和/ 或大小，半导体材料的另一层可以在所述多个纳米晶体之上被沉积（例 如通过CVD）并且执行另一次退火。在另一个另选实施例中，其它方 法可用于形成第一多个纳米晶体26。例如，在一个实施例中，预先形 成的纳米晶体可在第一绝缘层14之上被淀积。在另一个实施例中，半 导体材料可以被注入到第一绝缘层14中并且随后被退火以形成第一 多个纳米晶体26。在这个实施例中，纳米晶体20-24可被绝缘材料环 绕。此外，随后的退火可以在处理中稍后被执行，例如当器件的源极 和漏极区域被退火的时候。

图4示出了在第一多个纳米晶体26（在纳米晶体20-24之上）之 上的第二绝缘层28形成之后的半导体器件10。正如在图4中所示出 的，在第一多个纳米晶体26的形成被完成之后，第二绝缘层28可以 在第一多个纳米晶体26之上例如通过沉积形成。在一个实施例中，第 二绝缘层28包括氧化物并且可以被称为顶部电介质层。

图5示出了在处理的一个随后阶段的半导体器件10，在该阶段 中，向第二绝缘层28中进行注入30。在一个实施例中，用于注入30 的注入材料可能包括半导体材料，例如硅、锗等等，或者可以包括金 属。在一个实施例中，注入30是浅注入，所述浅注入通过注入能量的 控制集中在第二绝缘层28中并且所述浅注入不延伸到衬底12中。

图6示出了在处理的一个随后阶段的半导体器件10，在该阶段中 退火32被执行。因此，正如在图7中所示出的，在注入30被执行之 后，所述注入材料被退火以形成第二多个纳米晶体。例如，退火导致 注入材料结晶以形成由注入材料形成的纳米晶体。因此，正如在图7 中所示出的，第二多个纳米晶体34被形成，包括纳米晶体35-38。纳 米晶体35-38在位于纳米晶体20-23之间的绝缘材料的区域中被形成。 注意纳米晶体35-38可以在第二绝缘层28中的各种不同深度处形成， 这可以通过注入条件（例如能量）来控制。在一个实施例中，第二多 个纳米晶体34具有在大约30到70埃的范围内的平均直径。在一个实 施例中，第二多个纳米晶体34的平均直径小于第一多个纳米晶体26 的平均直径。此外，在一个实施例中，第一和第二多个纳米晶体共同 提供大于约每平方厘米（cm²）1e12个纳米晶体的纳米晶体密度。

图8示出了在第二绝缘层28之上的半导体栅极层40形成之后的 半导体器件10。在一个实施例中，半导体栅极层40是多晶硅层。

图9示出了在图案化半导体栅极层40以形成栅极堆叠之后以及 在侧壁间隔物42和源极/漏极区域44、46形成之后的半导体器件10。 半导体栅极层40被图案化以形成栅极堆叠，其中栅极堆叠包括第一绝 缘层14的一部分、在第一绝缘层14的所述部分之上的第一多个纳米 晶体26的一部分（包括，例如，纳米晶体21和22）、在第一绝缘层 14的所述部分之上的第二多个纳米晶体34的一部分（包括，例如， 纳米晶体36和37）、在第一和第二多个纳米晶体之上的第二绝缘层 28的一部分、以及在第二绝缘层28的所述部分之上的半导体栅极层 40的一部分。栅极堆叠形成之后，侧壁间隔物42可以在栅极堆叠的 周围形成并且源极/漏极区域44和46可以在衬底12中形成，横向相 邻于栅极堆叠的侧壁。因此，在一个实施例中，图9中的半导体器件 10是基本上完成的半导体器件，所述半导体器件可以例如在非易失性 存储器单元中被用作为非易失性存储器件。

注意在第一多个纳米晶体形成之后的第二多个纳米晶体（例如， 纳米晶体36和37）的随后形成降低了位于第一多个纳米晶体的纳米 晶体（例如，纳米晶体21和22）之间的绝缘材料的开放空间。以这 种方式，很多数量的电荷可以存储在纳米晶体（第一和第二多个纳米 晶体）中，同时降低了可能在纳米晶体之间的绝缘材料中捕获的电子 的数量。例如，这可能导致存储器单元改进的性能和改进的循环持续 时间。此外，注意第一多个纳米晶体26和第二多个纳米晶体34可以 由不同材料形成。

图10示出了在半导体衬底52的表面之上形成第一绝缘层54，并 在第一绝缘层54之上形成第一多个纳米晶体53之后的半导体器件 50。半导体衬底52可以是任何半导体材料或材料的组合，例如砷化镓、 硅锗、绝缘体上硅（SOI）、硅、单晶硅等等，以及上述材料的组合。 在一个实施例中，第一绝缘层54包括氧化物并且还可以被称为第一电 介质层或底部电介质层。第一多个纳米晶体53可以包括半导体材料， 例如硅或锗等等，或者可以包括金属。在一个实施例中，正如以上关 于第一多个纳米晶体26参照图1-3所描述的，第一多个纳米晶体53 （包括纳米晶体55-59）在第一绝缘层54之上形成。例如，一层半导 体材料（例如，非晶硅）可以在第一绝缘层54之上淀积（例如，通过 CVD），并且退火可以随后被执行（类似于上面所描述的退火18）。 半导体材料的这种沉积和随后的退火还可以根据需要重复预定的迭代 次数以形成第一多个纳米晶体53。或者，其它方法可以被用于形成第 一多个纳米晶体53。例如，预先形成的纳米晶体可以在第一绝缘层54 之上淀积。

图11示出了在处理的随后阶段的半导体器件50，在该阶段中在 受注入能量控制的深度处向第一绝缘层54中执行注入60。在一个实 施例中，用于注入60的注入材料可以包括半导体材料，例如硅、锗等 等，或者可以包括金属。在一个实施例中，注入60是不延伸到衬底 52中的浅注入。此外，注意用于注入60的注入材料可以是不同于用 于形成第一多个纳米晶体53的材料的材料。此外，在注入60期间， 注意第一多个纳米晶体53，例如纳米晶体55-59在注入期间起到掩模 的作用，以便注入材料在位于纳米晶体之间并且不在纳米晶体正下方 的第一绝缘层54的区域中结束。

图12示出了在处理的随后阶段的半导体器件50，在该阶段中执 行退火62。因此，在注入60被执行之后，注入材料被退火以形成第 二多个纳米晶体，如在图13中所示出的。例如，退火导致注入材料结 晶，从而形成由注入材料形成的纳米晶体。因此，正如在图13中所示 出的，包括纳米晶体64-67的第二多个纳米晶体63在第一绝缘层54 中被形成。纳米晶体64-67在位于纳米晶体55-59之间的绝缘材料的 区域中被形成，由于在注入60期间纳米晶体55-59起到掩模的作用， 实质上防止了注入材料在纳米晶体自身的下方结束。注意纳米晶体 64-67可以在第一绝缘层54中的各种不同深度处被形成。此外，注意 由于第二多个纳米晶体63位于在第一多个纳米晶体53之下的层（第 一绝缘层54）中，因此第二多个纳米晶体63位于第一多个纳米晶体 53之下。在一个实施例中，第二多个纳米晶体63有在大约30到70 埃的范围内的平均直径。在一个实施例中，第二多个纳米晶体63的平 均直径小于第一多个纳米晶体53的平均直径。此外，在一个实施例中， 第一和第二多个纳米晶体共同提供大于约每平方厘米（cm²）1e12个 纳米晶体的纳米晶体密度。

注意由于第一多个纳米晶体53在注入60期间作为掩模工作，通 过沉积形成第一多个纳米晶体53能够实现对第一多个纳米晶体53的 形成和产生的密度的改进的控制。以这种方式，第二多个纳米晶体63 的纳米晶体更可能在绝缘材料的位于第一多个纳米晶体53的纳米晶 体之间并且不是特别靠近第一多个纳米晶体53的纳米晶体的那些区 域中形成。此外，在注入60期间，取决于用于注入60的注入材料， 第一多个纳米晶体53的纳米晶体可能而在大小方面增加。

图14示出了在第一多个纳米晶体53（在纳米晶体55-59之上） 之上形成第二绝缘层68之后，并在第二绝缘层68之上形成半导体栅 极层70之后的半导体器件50。正如在图14中所示出的，在第一绝缘 层54之上形成第一多个纳米晶体53并在第一绝缘层54中的第二多个 纳米晶体63的形成完成之后，第二绝缘层68可以在第一多个纳米晶 体53之上形成，例如通过沉积。在一个实施例中，第二绝缘层68包 括氧化物并且可以被称为顶部电介质。此外，在一个实施例中，半导 体栅极层70是多晶硅层。

图15示出了在图案化半导体栅极层70以形成栅极堆叠之后并在 侧壁间隔物72和源极/漏极区域74、76形成之后的半导体器件50。半 导体栅极层70被图案化以形成栅极堆叠，其中栅极堆叠包括第一绝缘 层54的一部分、在第一绝缘层54中的第二多个纳米晶体63的一部分 （包括，例如，纳米晶体65和66）、在第一绝缘层54的所述部分之 上的第一多个纳米晶体53的一部分（包括，例如，纳米晶体56和57）、 在第一多个纳米晶体53的所述部分之上的第二绝缘层68的一部分、 以及在第二绝缘层68的所述部分之上的半导体栅极层70的一部分。 栅极堆叠形成之后，侧壁间隔物72可以在栅极堆叠的周围形成并且源 极/漏极区域74和76可以在衬底22中被形成，横向相邻于栅极堆叠 的侧壁。因此，在一个实施例中，图15中的半导体器件50是基本上 完成的半导体器件，所述半导体器件例如可以在非易失性存储器单元 中被用作为非易失性存储器件。

注意在第一多个纳米晶体形成之后的第二多个纳米晶体（例如， 纳米晶体65和66）的随后形成降低了位于第一多个纳米晶体（例如， 纳米晶体56和57）的纳米晶体之间的绝缘材料的开放空间。以这种 方式，很多数量的电荷可以存储在纳米晶体（第一和第二多个纳米晶 体）中，同时降低了可能在纳米晶体之间的绝缘材料中捕获的电子的 数量。例如，这可能导致存储器单元改进的性能和改进的周期持续时 间。此外，注意第一多个纳米晶体53和第二多个纳米晶体63可以由 不同材料形成。

图16显示的是具有区域102、区域104、以及区域106的半导体 器件100的顶视图。区域102和104用于形成非易失性存储器器件， 其使用纳米晶体来存储电荷。区域106用于形成晶体管，所述晶体管 可以是逻辑晶体管或其它不使用纳米晶体的晶体管。区域102、104、 以及106分别是半导体衬底的连续部分并且可能彼此相邻也可能不彼 此相邻。区域102具有电荷存储层，所述电荷存储层中包括多个纳米 晶体，其中纳米晶体108是示例性的。区域104具有电荷存储层，所 述电荷存储层中包括多个纳米晶体，其中纳米晶体110是示例性的。 类似地，区域106具有电荷存储层，所述电荷存储层中包括多个纳米 晶体，其中纳米晶体112是示例性的。正如在图1-4中所显示的，可 以形成多个纳米晶体。它们还可以通过其它的处理形成。由于较低的 密度和较小的纳米晶体的可能的结果，如在图5-7或11-13中所显示 的注入处理可以被使用。通过纳米晶体108、110、以及112代表的多 个纳米晶体的直径可以是约10纳米，并且具有纳米晶体的平均间隔约 为5纳米的密度。

图17显示的是移除区域106的多个纳米晶体之后的半导体器件 100。这准备了区域106，用于形成不包括纳米晶体的晶体管。在非易 失性存储器区域中图案化纳米晶体之前，移除在逻辑区域中的多个纳 米晶体是形成非易失性存储器的常用方法。

图18中显示的是在区域102中形成第二多个纳米晶体之后的半 导体器件100，在区域102中，纳米晶体114代表第二多个纳米晶体 中的一个。第二多个纳米晶体可以通过使用在图5-7或11-13中所显 示的注入处理形成。通过纳米晶体114代表的第二多个纳米晶体可能 具有低于通过纳米晶体108代表的多个纳米晶体的密度，并且还具有 可以是通过纳米晶体108代表的多个纳米晶体的一半的平均大小。具 有通过纳米晶体108所代表的多个纳米晶体和通过纳米晶体114所代 表的第二多个纳米晶体，在区域102中的纳米晶体的密度显著地大于 区域104的密度。因此，具有更高纳米晶体密度的区域102在持续时 间相对更加重要的情况下更好。在数据保持特性相对重要的情况下， 区域104更好。区域102的纳米晶体密度应该大于区域104的纳米晶 体密度至少20%。

图19显示的是非易失性存储器单元116、非易失性存储器单元 118、以及可以是逻辑晶体管的晶体管120。所有这些可以在达到图18 中所显示的处理阶段之后通过常规处理形成。非易失性存储器单元 116在区域102中形成并且有栅极122、围绕栅极122的侧壁间隔物 124、在衬底113中形成的源极/漏极126、以及在衬底113中形成的源 极/漏极区域128。在位于源极/漏极区域126和128之间和栅极122和 衬底113之间的区域之上的是电荷存储层117，所述电荷存储层117 包括通过纳米晶体130表示的多个纳米晶体（来自通过纳米晶体108 表示的多个纳米晶体），所述电荷存储层117还包括通过纳米晶体132 表示的多个纳米晶体（来自通过纳米晶体114表示的第二多个的纳米 晶体）。非易失性存储器单元118在区域104中形成并且有栅极134、 围绕栅极134的侧壁间隔物136、在衬底113中形成的源极/漏极138、 以及在衬底113中形成的源极/漏极区域140。在位于源极/漏极区域 138和140之间和栅极134和衬底113之间的区域之上的是电荷存储 层119，所述电荷存储层119包括通过纳米晶体142表示的多个纳米 晶体（来自通过纳米晶体110多个表示的纳米晶体）。晶体管120具 有栅极144、围绕栅极144的侧壁间隔物146、源极/漏极区域150、以 及位于源极/漏极148和150之间和衬底113和栅极144之间的栅极电 介质121。和电荷存储层117以及119相比较，栅极电介质121可以 相对薄。具有相对大和相对小的纳米晶体的电荷存储层117具有高于 电荷存储层119的纳米晶体的密度，所述电荷存储层119具有纳米晶 体的较低密度，因此非易失性存储器单元116具有较高的持续时间而 非易失性存储器单元118具有较高的数据保持特性。应该相信这种情 况的原因是持续时间被穿过纳米晶体之间和通过顶部电介质的高能电 子劣化了，破坏了电介质。纳米晶体的较高密度降低了穿过纳米晶体 之间的电子发生情况。通过该情况下的这种降低，对顶部电介质的破 坏就会少一些，从而就提高了持续时间。另一方面，外在的数据保持 特性由于使纳米晶体彼此靠近引起纳米晶体电荷泄露劣化。因此，通 过增加纳米晶体的密度改进持续时间具有降低数据保持特性的效果。

因此，在相同的半导体器件上，非易失性存储器有不同的持续时 间和数据保持特性。要求半导体器件执行其中持续时间具有相对较高 的优先级的功能以及其中数据保持特性具有相对较高的优先级的其它 功能并不少见。在这种情况下，非易失性存储器可以被分成不同的区 域，其中一个区域具有较高的数据保持特性，而另一个区域具有较高 的持续时间。作为替代，如在图10-15中所显示的处理可以被使用以 便不同的纳米晶体类型在不同的电荷存储层中。

现在应认识到提供了一种用于形成半导体器件的方法。所述方法 包括在具有第一区域和第二区域的衬底的表面之上形成第一多个纳米 晶体，其中所述第一多个纳米晶体在所述第一区域和所述第二区域中 形成并且有第一密度。所述方法包括在形成所述第一多个纳米晶体之 后，在所述第二区域中且不在所述第一区域中在所述衬底的所述表面 之上形成第二多个纳米晶体，其中在所述第二区域中所述第一多个纳 米晶体连同所述第二多个纳米晶体导致了第二密度，其中所述第二密 度大于所述第一密度。所述方法可以还包括在所述第一区域中形成第 一存储器晶体管，其中所述第一存储器晶体管包括第一电荷存储层， 其中所述第一电荷存储层包括所述第一多个纳米晶体的第一部分，以 及在所述第二区域中形成第二存储器晶体管，其中所述第二存储器晶 体管包括第二电荷存储层，其中所述第二电荷存储层包括所述第一多 个纳米晶体的第二部分和所述第二多个纳米晶体的一部分，其中所述 第二电荷存储层的纳米晶体密度大于所述第一电荷存储层的纳米晶体 密度。所述方法可包括的进一步的特征在于，所述第一电荷存储层的 所述纳米晶体密度对应于在所述第一区域中的存储器晶体管的最大的 纳米晶体密度，并且所述第二电荷存储层的所述纳米晶体密度对应于 在所述第二区域中的存储器晶体管的最小的纳米晶体密度。所述方法 可包括的进一步的特征在于，形成所述第二多个纳米晶体的步骤包括 在所述第一区域和所述第二区域中在所述衬底之上形成绝缘层，注入 一种材料到所述绝缘层中，其中所述注入在所述第二区域中而不是在 所述第一区域中执行，以及退火所述材料以在所述绝缘层中形成所述 第二多个纳米晶体。所述方法可包括的进一步的特征在于，形成所述 绝缘层的步骤被执行为使得所述绝缘层在所述第一多个纳米晶体之上 形成。所述方法可包括的进一步的特征在于，形成所述第一多个纳米 晶体包括在注入所述材料的步骤之前在所述绝缘层上形成所述第一多 个纳米晶体。所述方法可包括的进一步的特征在于，所述第一多个纳 米晶体的平均直径大于所述第二多个纳米晶体的平均直径。所述方法 还可以包括在形成所述第二多个纳米晶体的步骤之前，从所述衬底的 第三区域移除所述第一多个纳米晶体的一部分，其中形成所述第二多 个纳米晶体的步骤被执行为使得所述第二多个纳米晶体没有在所述第 三区域中形成，并且在所述第三区域中形成逻辑晶体管。所述方法还 可以包括在形成所述第二多个纳米晶体的步骤之后，从所述衬底的第 三区域移除所述第一多个纳米晶体和第二多个纳米晶体中的每一个的 一部分以及在所述第三区域中形成逻辑晶体管。

还有一种用于形成半导体器件的方法，所述方法包括在具有第一 区域和第二区域的衬底的表面之上形成第一多个纳米晶体，其中所述 第一多个纳米晶体在所述第一区域和所述第二区域中形成。所述方法 还可以包括在形成所述第一多个纳米晶体之后，在所述第二区域中而 不在所述第一区域中在所述衬底的所述表面之上形成第二多个纳米晶 体。所述方法还可以包括在所述第一区域中形成第一存储器晶体管， 其中所述第一存储器晶体管包括第一电荷存储层，其中所述第一电荷 存储层包括所述第一多个纳米晶体的第一部分并且具有第一纳米晶体 密度。所述方法还可以包括在所述第二区域中形成第二存储器晶体管， 其中所述第二存储器晶体管包括第二电荷存储层，其中所述第二电荷 存储层包括所述第一多个纳米晶体的第二部分和所述第二多个纳米晶 体的一部分，其中所述第二电荷存储层具有大于所述第一纳米晶体密 度的第二纳米晶体密度。所述方法可包括的进一步的特征在于，形成 所述第二多个纳米晶体的步骤包括在所述第一区域和所述第二区域中 在所述衬底之上形成绝缘层，注入一种材料到所述绝缘层中，其中所 述注入在所述第二区域中而不在所述第一区域中执行；以及退火所述 材料以在所述绝缘层中形成所述第二多个纳米晶体。所述方法可包括 的进一步的特征在于，形成所述绝缘层的步骤被执行为使得所述绝缘 层在所述第一多个纳米晶体之上形成。所述方法可包括的进一步的特 征在于形成所述第一多个纳米晶体包括在注入所述材料的步骤之前在 所述绝缘层上形成所述第一多个纳米晶体。所述方法还可以包括在形 成所述第二多个纳米晶体的步骤之前，从所述衬底的第三区域移除所 述第一多个纳米晶体的一部分，其中形成所述第二多个纳米晶体的步 骤被执行为使得所述第二多个纳米晶体不在所述第三区域中形成，以 及在所述第三区域中形成逻辑晶体管。所述方法还可以包括在形成所 述第二多个纳米晶体的步骤之后，从所述衬底的第三区域移除所述第 一多个纳米晶体和所述第二多个纳米晶体中的每一个的一部分以及在 所述第三区域中形成逻辑晶体管。所述方法可包括的进一步的特征在 于，在所述第二区域中的全部器件的平均纳米晶体密度大于在所述第 一区域中的全部器件的平均纳米晶体密度约20%。

还公开了一种半导体器件，所述半导体器件具有位于半导体衬底 的第一连续区域中的第一多个存储器晶体管，其中所述第一多个存储 器晶体管包括至少1000个存储器晶体管，其中所述第一多个存储器晶 体管中的每个存储器晶体管包括具有纳米晶体的电荷存储层，并且其 中所述第一多个存储器晶体管具有纳米晶体的第一平均密度。所述半 导体器件还包括位于所述半导体衬底的与所述第一连续区域分离的第 二连续区域中的第二多个存储器晶体管，其中所述第二多个存储器晶 体管包括至少1000个存储器晶体管，其中所述第二多个存储器晶体管 中的每个存储器晶体管包括有纳米晶体的电荷存储层，并且其中所述 第二多个存储器器件具有大于所述第一平均密度至少20%的纳米晶 体的第二平均密度。所述半导体器件可具有的进一步的特征在于，所 述第一多个存储器晶体管中的任何存储器晶体管具有小于所述第二多 个存储器晶体管中的每个存储器晶体管的平均纳米晶体密度的平均纳 米晶体密度。所述半导体器件可具有的进一步的特征在于，在第二多 个存储器晶体管中的每个存储器晶体管中，所述电荷存储层包括位于 所述半导体衬底之上的电介质层，纳米晶体的第一部分位于所述电介 质层中以及纳米晶体的第二部分位于所述电介质层之上。所述半导体 器件可包括在所述半导体衬底的第三区域中的多个逻辑晶体管，其中 纳米晶体不在所述第三区域中。

虽然本发明的描述参照具体实施例，在不脱离如以下权利要求所 给出的本发明的范围的情况下，可以进行各种修改以及变化。例如， 第四区域可以被形成，其中只有来自第二多个纳米晶体的纳米晶体被 用于形成非易失性存储器单元，因此可以形成第三类的非易失性存储 器单元。这可以通过在首先形成的纳米晶体被移除区域中形成、注入 纳米晶体来实现。因此，说明书以及附图被认为是说明性而不是限制 性的，并且所有这些修改意图包括在本发明的范围内。关于具体实施 例，本发明所描述的任何好处、优点或对问题的解决方案都希望在被 解释为任何或所有权利要求的关键的、必需的、或本质特征或元件。

在说明书和权利要求书中，术语“前”、“后”、“顶”、“底”、 “上”、“下”等（若有的话），是被用于说明性的目的并且不一定 用于描述永久的相对位置。应该理解，这样使用的所述术语在适当的 情况下是可互换的，使得本文中描述的本发明的实施例能够例如以本 文中所示出或描述的取向以外的其它取向操作。此外，如本文中所使 用的术语“一”或“一个”被定义为一个或一个以上。

另外，权利要求中对引导性短语（如“至少一个”和“一个或多 个”）的使用不应该被解释为暗示由不定冠词“一”或“一个”对另 一个权利要求要素的引导将包含所引导的权利要求要素的任何特定权 利要求限制于只包含一个该要素的发明，即使同一个权利要求包括引 导性短语“一个或多个”或者“至少一个”以及例如“一”或“一个” 的不定冠词也是如此。这同样适用于定冠词的使用。

除非另外说明，如“第一”和“第二”等术语被用于任意地区分 该术语所描述的要素。因此，这些术语不一定意图表示这些要素的时 间或其它优先次序。