具有衬底通孔的微电子机械系统(MEMS)结构及其形成方法

摘要

本公开包括具有衬底通孔的微电子机械系统(MEMS)结构及其形成方法。MEMS结构的衬底在高温下通过融熔接合而接合到一起，这能够在密封MEMS结构的空腔之前更加完全地去除来自衬底中的介电材料的化学物。MEMS结构融熔接合减少了化学物的脱气并与空腔形成工艺相兼容。与共晶接合相比，得益于更高的接合比，通过融熔接合而接合的MEMS结构更加坚固。此外，融熔接合能够在MEMS结构中形成衬底通孔(TSV)。

说明书

相关申请的交叉引用

本申请要求于2012年1月31日提交的美国临时专利申请第61/593,187 号的优先权，其内容结合于此作为参考。

技术领域

本公开总的来说涉及半导体封装系统领域，更具体地，涉及微电子机 械系统(MEMS)结构及其形成方法。

背景技术

半导体集成电路(IC)工业经历了迅速发展。IC材料和设计的技术发 展产生了多代IC，每一代都比上一代具有更小且更复杂的电路。在IC演 变过程中，功能密度(即，每单位面积上互连器件的数量)逐渐增加而几 何大小(即，可使用制造工艺制造的最小部件)减小。这样的发展增加了 处理和制造IC的复杂性，对于将要实现的这些发展，需要IC处理和制造 的类似开发。

微电子机械系统(MEMS)器件是集成电路领域近期研发的。MEMS 器件包括使用半导体技术制造的器件以形成机械和电子部件。MEMS器件 的实例包括齿轮、杠杆、阀和铰链。常见的MEMS器件应用包括加速器、 压力传感器、致动器、反射镜、加热器和打印机喷头。

发明内容

根据本发明的第一方面，提供了一种器件，包括：覆盖衬底；以及衬 底结构，其中，衬底结构包括至少一个微电子机械系统(MEMS)器件， 衬底结构通过熔融接合层而接合至覆盖衬底，并且具有围绕MEMS器件的 至少一部分的至少一个空腔。

优选地，衬底结构包括至少一个介电层，并且至少一个空腔的形成包 括蚀刻至少一个介电层。

优选地，融熔接合层包括Si、SiO₂或二者的组合。

优选地，接合层形成在覆盖层的表面上或者衬底结构的表面上。

优选地，衬底结构包括具有MEMS器件的MEMS衬底和具有集成电 路的集成电路衬底。

优选地，MEMS衬底通过熔融接合或共晶接合而接合至集成电路衬 底。

优选地，通过蚀刻集成电路衬底来形成至少一个空腔。

优选地，融熔接合的接合比在大约40％至大约95％的范围内。

优选地，该器件包括形成在覆盖衬底中的衬底通孔(TSV)和用于融 熔接合的接合层，并且TSV与衬底结构相接触。

优选地，接合层具有范围在大约至大约之间的厚度。

优选地，TSV具有范围在大约10mm至大约150mm之间的宽度。

优选地，接合结构形成在TSV的上方，并且接合结构设置在用于填充 TSV的金属层的上方并与金属层接触。

优选地，通过蚀刻覆盖衬底来形成至少一个空腔。

根据本发明的第二方面，提供了一种微电子机械系统(MEMS)结构， 包括：第一衬底，嵌有衬底通孔(TSV)，其中，第一衬底具有第一空腔； 第二衬底结构，通过融熔接合层与第一衬底相接合，其中，第二衬底结构 包括至少一个MEMS器件；以及第三衬底结构，连接至第二衬底结构，其 中，第三衬底结构具有集成电路(IC)器件，且第三衬底结构具有第二空 腔；其中，第一空腔和第二空腔围绕至少一个MEMS器件的至少一部分。

优选地，融熔接合层包括Si、SiO₂或二者的组合。

优选地，通过蚀刻介电层形成第一空腔和第二空腔中的至少一个。

优选地，具有凸块下金属(UBM)层的接合结构形成在第一衬底的上 方，并且UBM层与用于填充TSV的金属层相接触。

根据本发明的第三方面，提供了一种形成微电子机械系统(MEMS) 结构的方法，包括：提供第一衬底结构；以及使用融熔接合将第二衬底结 构接合至第一衬底结构，其中，第二衬底结构包括至少一个微电子机械系 统(MEMS)器件，并且具有围绕MEMS器件的至少一部分的至少一个空 腔。

此外，该方法还包括：在第一衬底结构中和融熔接合层中形成TSV。

此外，该方法还包括：在第一衬底结构的上方形成凸块下金属(UBM) 层，其中，UBM层与用于填充TSV的金属层相接触。

附图说明

当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明。 应该强调的是，根据工业中的标准实践，各种部件没有被按比例绘制并且 仅仅用于说明的目的。实际上，为了清楚的讨论，各种部件的尺寸可以被 任意增大或减小。

图1是根据一些实施例的示例性微电子机械系统(MEMS)结构的示 意性截面图。

图2A至图2H是根据一些实施例的封装MEMS器件的顺序工艺的截 面图。

具体实施方式

通常，微电子机械系统(MEMS)封装系统具有相互接合的多个衬底。 在MEMS封装系统中，MEMS器件被设置在通过接合衬底密封的至少一个 空腔中。该空腔被抽真空，使得MEMS器件在该空间中的操作较少受到影 响。衬底可具有用于形成集成电路的多种介电材料。化学物可以从介电材 料脱气进入空腔。气体可改变MEMS器件周围的环境并影响MEMS器件 的操作。

应该理解，以下公开提供了许多不同的实施例或实例，用于实施本公 开的不同特征。以下描述部件和配置的具体实例以简化本公开。当然，这 些仅仅是实例而不用于限制。另外，本公开可以在各个实例中重复参考标 号和/或字母。这种重复是为了简化和清晰，本身并不表示所讨论的各种实 施例和/或结构之间的关系。此外，以下本公开中一个部件形成在另一部件 上、连接和/或耦合至另一部件可以包括部件被形成为直接接触的实施例， 并且还可以包括形成插入部件夹置在部件之间使得部件没有直接接触的实 施例。另外，空间相对术语，例如，“下面”、“上面”、“水平”、“垂 直”、“之上”、“之下”、“上”、“下”、“顶部”、“底部”等以 及它们的派生词(例如，“水平地”、“向下地”、“向上地”等)用于 灵活表达一个部件与另一部件之间的关系。空间相对术语用于覆盖包括部 件的器件的不同定向。

本公开与MEMS结构及其形成方法相关联。MEMS结构的衬底通过融 熔接合在相对较高的处理温度下接合到一起，这能够在密封MEMS结构的 密封之前更加完全地去除来自衬底中的介电材料的化学物。融熔接合使两 侧晶圆上的高温退火变得可能，这减少了空腔形成工艺期间化学物质的脱 气。与金属接合相比，通过融熔接合所接合的MEMS结构由于较高的接合 比而更加坚固。此外，融熔接合能够在MEMS结构中形成衬底通孔(TSV) 而不降低产量。下面的描述关于各种示例性MEMS结构及其形成方法。注 意，下述MEMS结构和方法仅仅是示例性的。本申请的范围不限于此。

图1是根据一些实施例的示例性微电子机械系统(MEMS)结构100 的示意性截面图。在图1中，衬底结构130与衬底结构105接合。在一些 实施例中，衬底结构105包括彼此接合的衬底结构110和120。在一些实 施例中，衬底结构105和130组装形成密封或非密封的封装系统。在一些 实施例中，衬底结构110、120和130分别包括衬底112、122和132。在 一些实施例中，衬底结构130被称为覆盖衬底结构。衬底132被称为覆盖 衬底。衬底122被称为MEMS衬底。衬底112被称为集成电路衬底。然而， 在一些实施例中，衬底132可具有集成电路，而衬底112可以不包括任何 集成电路。

在一些实施例中，衬底112、122和132分别包括相同或不同的材料， 并且可以包含任何适当的材料组合。例如，衬底112、122和132分别可以 为半导体衬底，其包括：基本半导体，包括硅和/或锗；化合物半导体，包 括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟；合金半导体， 包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和或GaInAsP；或 者它们的组合。合金半导体衬底可具有梯度SiGe部件，其中，Si和Ge的 组分从梯度SiGe部件的一个位置的一种比率变为另一位置的另一比率。合 金SiGe可形成在硅衬底的上方。SiGe衬底可被施加应力。此外，衬底112、 122和/或132可以是绝缘体上半导体(SOI)。在一些实例中，衬底112、 122和/或132包括掺杂外延层。在其他实例中，衬底112、122和/或132 包括多层化合物半导体结构。可选地，衬底112、122和/或132包括非半 导体材料，诸如玻璃、熔凝石英或氟化钙。

在一些实施例中，衬底110、120和/或130包括至少一个互补金属氧 化物半导体(CMOS)集成电路、至少一个微电子机械系统(MEMS)结构、 其他集成电路和/或它们的任意组合。在一些实施例中，衬底110、120和/ 或130包括插入结构，其表示衬底可以仅包括用于电连接的导线布线且不 包括任何有源器件。

例如，如图1所示，衬底结构105包括形成在衬底112上方的集成电 路结构111。在一些实施例中，例如通过互补金属氧化物半导体(CMOS) 技术来形成集成电路结构111。集成电路结构111包括例如但不限于逻辑 电路、模拟电路、混合信号电路和/或任何适当的集成电路。在一些实施例 中，集成电路结构111包括形成在衬底112上方的互连金属结构(未示出)。 互连金属结构被配置为在形成在衬底112和/或122上和/或之上的有源器件 和/或无源器件之间提供电互连。

在一些实施例中，互连金属结构包括金属间介电(IMD)材料。在一 些实施例中，每种IMD材料都包括至少一种材料，诸如氧化硅、氮化硅、 氧氮化硅、碳化硅、碳氧化硅、低介电常数(低k)介电材料、超低k介 电材料、其他介电材料或他们的任何组合。在一些实施例中，衬底结构110 和120通过任何适当的方法(诸如融熔接合或共晶接合工艺)而接合到一 起。例如，融熔接合工艺包括使衬底结构110和120紧密接触，这使得衬 底110和120由于原子引力(即，范德瓦耳斯力)而接合到一起。然后， 衬底结构110和120经受退火工艺，之后可以在衬底结构110和120之间 形成紧密接合(例如，共价键)。用于退火工艺的温度为任意适当的温度， 诸如在大约200℃和大约350℃之间。融熔接合工艺可以源于SiO₂/Si接合、 Si/Si接合和/或其他适当的接合。

在一些实施例中，共晶接合工艺被应用于适合接合温度边界条件的任 何合金之间。例如，共晶接合工艺包括金属/金属接合和/或金属/半导体接 合，诸如Ge/Al接合、Ge/Au接合、Si/Au接合、Si/Al接合和/或其他合适 的接合。如果接合工艺涉及包括CMOS器件的衬底，则接合温度被控制为 接近或低于CMOS器件温度。共晶接合工艺可发生在高压以及任何合适的 温度下，诸如在大约400℃和450℃之间。

在一些实施例中，互连金属结构包括多个金属层(未示出)。金属层 通过至少一个通孔插塞(via plug)结构(例如，通孔插塞结构)而相互电 耦合。在一些实施例中，互连金属结构由至少一种材料制成，诸如铝(Al)、 铜(Cu)、钨(W)、钴(Co)、铂(Pt)、硅(Si)、锗(Ge)、钛(Ti)、 钽(Ta)、金(Au)、镍(Ni)、锡(Sn)、其他适当的金属材料和/或它 们的组合。可选地，互连金属结构包括可比一些金属材料经受更高处理温 度的掺杂多晶硅。

再次参照图1，衬底结构120包括至少一个MEMS器件，例如MEMS 器件124。在一些实施例中，MEMS器件124包括多个元件，其由金属、 多晶硅、电介质和/或其他材料形成。MEMS器件124可包括通常用于CMOS 制造工艺的材料。根据所期望的功能，任何结构的MEMS器件124都可能。 可以设计一个或多个所述元件以提供MEMS机械结构。MEMS机械结构可 包括用于机械移动的结构或元件。MEMS器件124可以使用用于CMOS制 造的工艺来形成，例如，光刻、蚀刻工艺(例如，湿蚀刻、干蚀刻、等离 子体蚀刻)、沉积工艺、电镀工艺和/或其他适当的工艺，其可以利用一个 或多个掩蔽或图案化步骤。在一些实施例中，MEMS器件124包括运动传 感器(例如，陀螺仪、加速器等)、射频(RF)MEMS器件(例如，RF 开关，过滤器等)、振荡器、MEMS扩音器、微镜和/或任何其他MEMS 结构。

图1示出了根据一些实施例的衬底结构105和130通过衬底结构105 上或衬底122上的接合结构117以及衬底结构130上的接合焊盘结构134 而接合到一起。接合焊盘结构117和134分别包括适合于接合的接合材料。 例如，接合焊盘结构134包括至少一种半导体材料，例如，Ge、Si、硅锗 (Si_xGe_1-x)、其他半导体材料和/或它们的任何组合。接合焊盘结构117 包括至少一种金属材料，例如，Al、Cu、Ti、Ta、Au、Ni、Sn、其他金属 材料和/或任何组合。在其他实施例中，接合焊盘结构117和134分别包括 一种金属材料，例如，Al、Cu、Ti、Ta、Au、Ni、Sn、其他金属材料和/ 或任何组合。

接合焊盘结构117和134通过热工艺而接合到一起以在挤压到一起之 后形成共晶相。例如，如果接合焊盘结构134由Ge制成而接合焊盘结构 117由Al制成，则处于大约400℃至450℃温度范围的退火工艺将使得接 合焊盘结构117和134通过共晶接合而接合到一起。对于这种接合焊盘结 构的接合来说，在退火工艺期间需要向衬底结构105和130施加压力以保 持接合焊盘结构117和134在一起。由于需要保持接合焊盘结构117和134 在一起所需的压力，限制被接合焊盘结构占据的表面与具有这种接合焊盘 结构的衬底结构130(或105)的表面的百分比，以增加所施加的压力。在 一些实施例中，接合焊盘结构的面积百分比(也称为接合比)被限制为衬 底结构105和130的面积的大约5％-30％。接合比降低了电路设计的灵活性， 这是因为只有有限的面积可用来形成接合衬底中的MEMS器件之间用于外 部连接的结构。

在一些实施例中，衬底结构110包括空腔125，其在MEMS器件124 的下方并围绕MEMS器件124，以在MEMS器件124和衬底结构110之间 提供空间。在一些实施例中，衬底结构130也包括空腔135，其在MEMS 器件124的上方并围绕MEMS器件124，以在MEMS器件124和衬底结构 130之间提供空间。空腔125和135使得MEMS器件124自由移动。空腔 125和135或者围绕MEMS器件124的空间被抽真空，使得MEMS器件 124在其周围的空间中的操作受到较少的影响。根据一些实施例，空腔125 和/或135可通过干或湿蚀刻工艺或者它们的组合来形成。在一些实施例中， HF溶液用于去除介电材料，诸如二氧化硅。使用HF溶液去除介电材料还 可以称为HF释放(release)。根据一些实施例，MEMS器件124的形成要 求HF释放。所使用的HF溶液可以侵蚀(或腐蚀)包括金属的共晶接合结 构。因此，将共晶接合与MEMS结构进行集成是具有挑战性的。

如图1所示，空腔125的一部分形成在集成电路结构111(如上所述， 其包括一种或多种IMD材料)中。类似地，衬底结构130的空腔135也可 以通过去除衬底结构130中的一个或多个介电层(其类似于IC结构111中 的IMD材料)来形成。IMD材料中的不稳定化学物(诸如非束缚化学物和 /或不稳定有机材料)在真空压力下可以脱气，这在空腔125和135接合之 后发生。脱气的化学物可沉积在MEMS器件124和/或空腔125和135的壁 上，从而导致MEMS器件124的性能劣化。在接合工艺期间，用于形成接 合焊盘结构134和117的共晶接合的热工艺可以释放来自IMD材料的不稳 定化学物的一部分。然而，相对较低的热退火(或接合)温度(诸如等于 或小于450℃)不足以去除(或释放)IMD材料中的所有不稳定化学物。 当MEMS器件124处于真空压力下时，留在IMD材料中的不稳定化学物 可以在接合之后脱气，从而劣化性能。在图1中，H₁限定衬底132的厚度。

在执行共晶接合之后，形成外部接触，这包括在封装上、在衬底结构 130或衬底112上施加机械力。例如，可以包括进行钻孔以在衬底结构130 或衬底112中形成开口以及减薄衬底112。由于低接合比，MEMS封装容 易被外部接触的这种形成工艺损坏，并且产量会受到影响。因此，将共晶 接合与外部接触的形成处理进行集成是具有挑战性的。

图2A至图2H是根据一些实施例的封装MEMS结构200的顺序工艺 的截面图。图2A示出了提供衬底结构130并将其与衬底结构105相接合。 上面已经提供了衬底结构130和105的简要说明。图2A示出了根据一些实 施例衬底结构130和105利用融熔接合通过接合层116而接合到一起。根 据一些实施例，融熔接合可以发生在Si(硅)和Si之间或者在Si和二氧 化硅(SiO₂)之间。例如，根据一些实施例，如果熔融接合发生在Si和Si 之间，则由硅制成的接合层116可形成在衬底122上，以与衬底132的Si 表面133相接合。在一些其他实施例中，接合层116形成在衬底132上， 以与衬底122的Si表面123相接合。在又一些其他实施例中，Si子层116’ 形成在衬底132上，以与形成在衬底122上的Si子层116”相接合，从而形 成层116。如果熔融接合发生在Si和SiO₂之间，则接合层116由SiO₂制成 并且可以形成在衬底132或衬底122上，以与另一衬底上的Si表面形成熔 融接合。在一些实施例中，接合层的厚度范围在大约至大约之 间。

Si和Si之间的融熔接合可通过首先使Si表面疏水来实现。然后，将 两个衬底的Si表面压在一起并进行退火，以在两个衬底上的Si表面之间形 成范德瓦耳斯接合。如果衬底不具有包含金属材料的互连结构，则在融熔 接合工艺期间，衬底可以加热到范围在大约900℃至大约1200℃之间的高 温。高接合温度能够使IMD中的大多数化学物脱气。结果，与共晶接合相 比，上述脱气问题被减小。如果融熔接合发生在Si和SiO₂之间，则首先使 Si和SiO₂的表面疏水。然后，两个衬底的Si和SiO₂表面被压在一起并在 范围为大约500℃至大约1200℃的温度下进行退火，以在两个衬底上的Si 表面之间形成范德瓦耳斯接合。大约500℃的融熔接合温度稍高于大约 400℃至大约450℃的共晶接合温度。当退火温度等于或大于450℃时，IMD 的脱气更加彻底。与共晶接合相比，在大于约450℃且小于约1200℃的温 度下，Si/SiO₂熔融接合情况下IMD中化学物的脱气将会更加彻底。因此， 通过上述温度范围下的融熔接合来减少脱气问题。上述温度范围下的融熔 接合与包括金属互连的接合衬底结构不兼容。在需要互连的情况下，可以 使用掺杂多晶硅来替代金属材料。

由于融熔接合不涉及金属，所以其与用于形成MEMS结构的HF释放 工艺相兼容。另外，融熔接合包括表面处理和高接合温度，并且不使用与 共晶接合所使用的压力那么高的压力来将衬底挤压到一起。结果，与共晶 接合的接合比相比，融熔接合的接合比较高，诸如范围在大约40％至大约 95％之间。在一些实施例中，融熔接合比在大约50％至大约95％之间。融 熔接合的较高接合比使得封装MEMS结构与使用共晶接合形成的封装 MEMS结构相比在机械上更坚固。与使用共晶接合形成的封装MEMS结构 相比，融熔接合的较高接合比还通过提供较多数量的位置放置电连接而增 加了设计灵活性。

与共晶接合相比，进行衬底的融熔接合以形成上述MEMS封装减少了 上述脱气和金属侵蚀问题。融熔接合还使封装MEMS结构更加坚固，并且 能够实现更大的设计灵活性。可以减少与外部接触的形成工艺不兼容的共 晶接合所导致的易碎封装的问题。图2B至图2H是根据一些实施例的利用 TSV形成外部接触的顺序工艺的截面图。

图2B是根据一些实施例的衬底132的背侧减薄之后的MEMS结构200 的截面图。衬底132的背侧被减薄以使TSV具有较矮的高度，从而避免 TSV的纵横比太高。图2B示出了衬底132的厚度从初始厚度H₁减薄至厚 度H₂。减薄工艺可以为蚀刻工艺、抛光工艺或研磨工艺。

根据一些实施例，如图2C所示，在衬底132被减薄之后，通过光刻胶 141对衬底132的背面进行图案化以露出用于形成TSV的表面区域。然后， 如图2D所示，通过蚀刻所露出表面区域下方的材料，TSV开口145通过 蚀刻TSV开口145下方的材料层来形成以接触衬底122。根据一些实施例， 去除残留的光刻胶141，并沉积隔离层142以覆盖衬底132的所露表面。 衬底132的所露表面被包括TSV开口145的内壁的隔离层142所覆盖。隔 离层142由介电材料制成，诸如氧化物、氮化物或它们的组合。用于隔离 层142的材料的一个实例为将硅烷或正硅酸乙酯(TEOS)用作硅源通过等 离子体增强化学汽相沉积(PECVD)沉积的二氧化硅。在一些实施例中， TSV具有范围在大约至大约之间的厚度。隔离层142还可以 通过热工艺来沉积(或生长)，诸如热生长氧化物或热CVD氧化物。还可 以使用其他类型的介电材料。在一些实施例中，TSV的宽度W₁在大约10mm 至大约150mm的范围内。

在沉积隔离层142之后，去除TSV开口145底部的隔离层142以露出 衬底122的导电表面146。图2D示出了根据一些实施例的在去除TSV开 口145底部的隔离层142之后的MEMS结构200。根据一些实施例，通过 用N型或P型掺杂物掺杂衬底122以增加衬底122的半导体材料的导电性 来使导电表面146导电。在一些实施例中，衬底122被设置为重掺杂衬底。 还可以使用形成导电表面146的其他机制。导电表面146能够使形成的TSV 建立与导电表面146的欧姆接触。衬底122可以被掺杂以能够实现TSV、 衬底结构120中的MEMS器件124以及衬底结构110中的互连和器件之间 的电连接。

在去除TSV开口145底部的隔离层142以露出导电表面146之后，沉 积接触金属层143。接触金属层143与表面146电接触。在一些实施例中， 接触金属层包括至少两个子层：势垒层和铜晶种层。势垒层建立与表面146 的欧姆接触，并且可以由一种或多种铜势垒材料制成，诸如Ta、TaN、Ti、 TiN、CoW等。势垒层提供保护来防止铜扩散到衬底132和122中。势垒 层可通过PVD(物理气相沉积)、化学气相沉积(CVD)、原子层沉积(ALD) 或其他适当方法来沉积。在沉积势垒层之后，沉积铜晶种层。类似地，铜 晶种层可通过PVD(物理气相沉积)、化学气相沉积(CVD)、原子层沉 积(ALD)或其他适当方法来沉积。在一些实施例中，势垒/Cu晶种层143 由TaN/Ta势垒层和铜晶种层制成。在一些实施例中，TaN和Ta的厚度分 别在大约至大约之间，而铜晶种的厚度在大约至大约 之间。

在沉积势垒层/铜晶种层143之后，通过光刻胶(未示出)对MEMS 结构200进行图案化以限定接受镀铜的区域。然后，铜膜144被镀在MEMS 结构200上。然后，去除光刻胶。根据一些实施例，在去除光刻胶之后， 通过蚀刻去除势垒/Cu晶种层143没有被铜膜144覆盖的部分。势垒/铜晶 种层143和铜膜144形成TSV金属层147。图2E示出了根据一些实施例 的去除多余势垒/Cu晶种层143之后的MEMS结构200。

可以使用用于半导体器件制造的金属互连的电镀铜(ECP)工艺或无 电镀铜工艺。在一些实施例中，铜膜144的厚度小于约40mm。在其他实 施例中，铜膜144的厚度小于约30mm。在又一些其他实施例中，铜膜144 的厚度范围在大约1mm至大约25mm之间。铜膜过厚会导致衬底变形。在 一些实施例中，沉积铜膜144以填充TSV 150的TSV开口145。在一些其 他实施例中，如图2E所示，沉积铜膜144以部分填充TSV 150的TSV开 口145。在TSV 150形成期间，还形成与TSV 150相邻的接触区域151。 如下所述，接触区域151用于形成外部接触。可以在2010年11月4日提 交的标题为“Novel Semiconductor Package With Through Substrate Vias”的 美国专利申请第12/897,124号中找到形成TSV的示例性机制的细节，其内 容结合于此作为参考。

图2F示出了根据一些实施例的在MEMS结构200上形成钝化层160。 形成钝化层160以保护MEMS结构200的表面。在一些实施例中，钝化层 160由聚合物制成，诸如环氧树脂、聚酰亚胺、苯并环丁烯(BCB)、聚 苯并恶唑(PBO)等，尽管还可以使用其他较软通常为有机的介电材料。 在一些实施例中，钝化层160为聚酰亚胺层。在一些其他实施例中，钝化 层160为聚苯并恶唑(PBO)层。钝化层160较软，因此具有减小对应衬 底上的固有应力的功能。另外，钝化层160可以被形成为数十微米的厚度。 根据一些实施例，如图2G所示，随后钝化层160被图案化以形成用于外部 接触的开口161。开口161具有宽度W₂。在一些实施例中，W₂的范围在大 约50mm至大约500mm之间。沉积并图案化光刻胶层(未示出)以在接触 区域151的上方限定开口161。

在形成开口161之后，在图2G的所得结构上形成凸块下金属层(UBM) 165。在一些实施例中，UBM层165包括扩散势垒层和晶种层。图2H示出 了根据一些实施例的UBM层165形成在钝化层160上并对开口161的侧 壁和底部加衬。扩散势垒层可由氮化钽形成，尽管其还可以由其他材料形 成，诸如氮化钛、钽、钛等。在一些实施例中，扩散势垒层的厚度范围在 大约至大约之间。在一些实施例中，扩散势垒层通过物理气 相沉积(PVD)(或溅射)来形成。晶种层可以为形成在扩散势垒层上的 铜晶种层。铜晶种层可以由铜或一种铜合金(包括银、铬、镍、锡、金和 它们的组合)来形成。在一些实施例中，铜晶种层的厚度范围在大约至大约之间。

在一些实施例中，UBM层165包括由Ti形成的扩散势垒层和由Cu形 成的晶种层。在一些实施例中，扩散势垒层(诸如Ti层)和晶种层(诸如 Cu层)通过物理汽相沉积(PVD)(或溅射)方法来沉积。通过图案化和 蚀刻去除UBM层165中没有覆盖或围绕开口161的多余部分。外部接触 (诸如凸块或导线)可形成在UBM层165上。可以在2010年7月29日 提交的标题为“Mechanisms for Forming Copper Pillar Bumps”的美国专利 申请第12/846,353号中找到形成凸块的示例性机制的细节，其内容结合于 此作为参考。还可以使用形成凸块或球作为外部接触的其他机制。

在本发明的的一方面中，提供了一种器件。该器件包括覆盖衬底和衬 底结构。衬底结构包括至少一个微电子机械系统(MEMS)器件，并且衬 底结构通过熔融接合层与覆盖衬底相接合。具有围绕MEMS器件的至少一 部分的至少一个空腔。

在本发明的另一方面中，提供了一种微电子机械系统(MEMS)结构。 该MEMS结构包括嵌有TSV的第一衬底，并且第一衬底具有第一空腔。 该MEMS结构包括通过融熔接合层与第一衬底接合的第二衬底结构，并且 第二衬底结构包括至少一个MEMS器件。MEMS结构包括耦合至第二衬底 结构的第三衬底结构，并且第三衬底结构具有集成电路(IC)器件。第三 衬底结构具有第二空腔，并且第一和第二空腔围绕至少一个MEMS器件的 至少一部分。

在本发明的再一方面中，提供了一种形成微电子机械系统(MEMS) 结构的方法。该方法包括：提供第一衬底结构；以及使用融熔接合将第二 衬底结构接合至第一衬底结构。第二衬底结构包括至少一个微电子机械系 统(MEMS)器件，并且具有围绕MEMS器件的至少一部分的至少一个空 腔。

上面论述了若干实施例的部件，使得本领域普通技术人员可以更好地 理解本发明的各个方面。本领域普通技术人员应该理解，可以很容易地使 用本发明作为基础来设计或更改其他用于达到与这里所介绍实施例相同的 目的和/或实现相同优点的处理和结构。本领域普通技术人员也应该意识 到，这种等效构造并不背离本发明的精神和范围，并且在不背离本发明的 精神和范围的情况下，可以进行多种变化、替换以及改变。