首页> 美国政府科技报告 >Study of the Charge Trap Transistor (CTT) for Post-Fab Modification of Wafers.

【24h】

Study of the Charge Trap Transistor (CTT) for Post-Fab Modification of Wafers.

机译：用于晶片后Fab改造的电荷陷阱晶体管（CTT）的研究。

获取原文

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Iyer, S. S.;
展开▼
作者单位

展开▼
年度 2018
页码 1-51
总页数 51
原文格式 PDF
正文语种 eng
中图分类
关键词

相似文献

外文文献
中文文献
专利

1. Design Optimization and Modeling of Charge Trap Transistors (CTTs) in 14 nm FinFET Technologies [J] . Faraz Khan, Min Soo Han, Dan Moy, IEEE Electron Device Letters . 2019,第7期

机译：14 nm FinFET技术中电荷陷阱晶体管（CTT）的设计优化和建模
2. An Analog Neural Network Computing Engine Using CMOS-Compatible Charge-Trap-Transistor (CTT) [J] . Du Yuan, Du Li, Gu Xuefeng, IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems . 2019,第10期

机译：使用CMOS兼容电荷陷阱晶体管（CTT）的模拟神经网络计算引擎
3. Charge Trap Transistor (CTT): An Embedded Fully Logic-Compatible Multiple-Time Programmable Non-Volatile Memory Element for High- k -Metal-Gate CMOS Technologies [J] . Faraz Khan, Eduard Cartier, Jason C. S. Woo, Electron Device Letters, IEEE . 2017,第1期

机译：电荷陷阱晶体管（CTT）：嵌入式逻辑兼容的多次可编程的非易失性存储元件，用于高k金属门CMOS技术
4. A comparative study of charge trapping effects in LDD surface-channel and buried-channel pMOS transistors using charge profiling and threshold voltage shift measurements [C] . Kok, C.K., Chew, . 1999

机译：使用电荷分布和阈值电压偏移测量比较LDD表面沟道和掩埋沟道pMOS晶体管中的电荷俘获效应
5. Charge Trap Transistors (CTT): Turning Logic Transistors into Embedded Non-Volatile Memory for Advanced High-k/Metal Gate CMOS Technologies [D] . Khan, Faraz. 2020

机译：电荷陷阱晶体管（CTT）：将逻辑晶体管转换为高级高k /金属门CMOS技术的嵌入式非易失性存储器
6. Transistor Memory: 45‐Diazafluorene‐Based Donor–Acceptor Small Molecules as Charge Trapping Elements for Tunable Nonvolatile Organic Transistor Memory (Adv. Sci. 12/2018) [O] . Yang Yu, Lin‐Yi Bian, Jian‐Guo Chen, 2018

机译：晶体管存储器：45-二氮杂芴基供体-受体小分子作为可调非易失性有机晶体管存储器的电荷俘获元件（Adv。Sci。12/2018）
7. A Memristive Neural Network Computing Engine using CMOS-Compatible Charge-Trap-Transistor (CTT) [O] . Du, Yuan, Du, Li, Gu, Xuefeng, 2017

机译：一种使用CmOs兼容的忆阻神经网络计算引擎电荷陷阱晶体管（CTT）

Study of the Charge Trap Transistor (CTT) for Post-Fab Modification of Wafers.

著录项

引文网络

相似文献

相关主题

期刊订阅