机译:56.67 FJ /位单端无负载5T无负载4 KB SRAM使用90 NM CMOS技术
Natl Sun Yat Sen Univ Dept Elect Engn Kaohsiung Taiwan;
Natl Sun Yat Sen Univ Dept Elect Engn Kaohsiung Taiwan;
Natl Sun Yat Sen Univ Dept Elect Engn Kaohsiung Taiwan;
Single-ended SRAM cell; Loadless; Power-delay product (PDP); Subthresold region; Disturb-free; Low power;
机译:56.67 FJ /位单端无负载5T无负载4 KB SRAM使用90 NM CMOS技术
机译:320-PS Access,3-GHz循环,90-NM CMOS技术中的144 kB SRAM宏
机译:在90 nm CMOS中具有位交错和差分读取方案的32 kb 10T次阈值SRAM阵列
机译:采用90 nm CMOS工艺的单端无干扰5T无负载SRAM单元
机译:采用90nm数字CMOS技术的低压低功耗10位管线ADC。
机译:采用65 nm CMOS技术的4-fJ / Spike人工神经元
机译:90nm CMOS技术的单端6T SRAM单元分析和电荷回收存储架构的实现