...
首页> 外文期刊>電子情報通信学会技術研究報告. コンピュ-タシステム. Computer Systems >ハードウェアモデリング言語ArchHDLからVerilog HDLへのトランスレータの設計
【24h】

ハードウェアモデリング言語ArchHDLからVerilog HDLへのトランスレータの設計

机译:设计从硬件建模语言Arch HDL到Verilog HDL的转换器

获取原文
获取原文并翻译 | 示例
           

摘要

我々は,ハードウェアのRTLモデリングのための新しい言語としてArchHDLを提案している.ArchHDLは,ライブラリによりハードウェア記述言語の継続的代入とノン·ブロッキング代入をC++で実現する.これにより,Verilog HDLに近いスタイルでハードウェアを記述することができる.本稿では,ArchHLDで記述したコードをVerilog HDLに変換するトランスレータを設計する.このトランスレータによりArchHDLのコードがVerilog HDLに変換できることで,ArchHDLがハードウェア設計のためのより有用なツールとなる.
机译:我们提议ArchHDL作为硬件RTL建模的新语言。 ArchHDL使用库在C ++中实现硬件描述语言的连续分配和非阻塞分配。这使您可以以类似于Verilog HDL的样式编写硬件。在本文中,我们设计了一种转换器,可将用ArchHLD编写的代码转换为Verilog HDL。该翻译器可以将Arch HDL代码转换为Verilog HDL,从而使Arch HDL成为用于硬件设计的更有用的工具。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号