退出
我的积分:
中文文献批量获取
外文文献批量获取
刘隽; 唐雄民; 彭永进;
湖南大学电气与信息工程学院;
硬件乘法器; 改进Booth算法; Wallace; Tree算法; Verilog; HDL;
机译:设计从硬件建模语言Arch HDL到Verilog HDL的转换器
机译:硬件建模语言ArchHDL到Verilog HDL Translator Design
机译:基于Verilog硬件描述语言的无钥匙编码家庭锁系统设计
机译:使用Verilog HDL的基于FSM的32位无符号高速流水线乘法器的高效设计
机译:在Altera MAX Plus II开发环境下,使用Verilog HDL测试基于嵌入式内核的时序电路的实现。
机译:HDL设计的硬件水印保护的设计时间优化
机译:基于FPGA的FFT协处理器的设计与实现使用Verilog硬件描述语言
机译:硬件C - 硬件设计的语言
机译:将条件表达式从非Verilog硬件描述语言转换为Verilog硬件描述语言并同时保留适用于逻辑综合的结构的方法
机译:集成数字电子系统的硬件描述语言文件分析过程,涉及以顺序方式在HDL文件中插入硬件描述语言(HDL)指令序列以获得SCAN链
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。