首页> 中国专利> 一种Verilog HDL代码白盒测试辅助平台及其工作过程

一种Verilog HDL代码白盒测试辅助平台及其工作过程

摘要

本发明公开了一种Verilog HDL代码白盒测试辅助平台,包括文件管理模块、源代码显示模块、信息提取模块、处理信息显示模块和关联处理与权重分析模块,对所读取的源代码进行语法的分析和关键词的检索,由此获取所述代码段中的所有输入输出以及中间变量,并同时获取中间变量之间的数理关系式;根据所获取的关系式,将所有的中间变量和与之相关的输入输出关联起来,并通过数学公式计算得出每个中间变量的权重系数,进而确定关键节点,以便对源代码进行白盒测试时观察中间变量的选择。本发明能够快速准确地找出关键的中间变量,并将输出与中间变量和输入相关联,提高了对Verilog HDL代码进行测试的效率。

著录项

  • 公开/公告号CN109144848B

    专利类型发明专利

  • 公开/公告日2021-06-29

    原文格式PDF

  • 申请/专利权人 南京理工大学;

    申请/专利号CN201810704039.X

  • 发明设计人 王旭;班恬;

    申请日2018-06-30

  • 分类号G06F11/36(20060101);

  • 代理机构32203 南京理工大学专利中心;

  • 代理人封睿

  • 地址 210094 江苏省南京市玄武区孝陵卫200号

  • 入库时间 2022-08-23 12:03:05

相似文献

  • 专利
  • 中文文献
  • 外文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号