退出
我的积分:
中文文献批量获取
外文文献批量获取
王洁; 高宏发; 杨晓桐;
大连理工大学 软件学院 辽宁 大连 116620;
Verilog HDL代码; 代码生成工具; 生成模式; 在线编辑;
机译:对DO-178B商业OS和代码生成工具进行严格验证的工具必须经过认证
机译:使用Verilog-HDL开发用于大规模硬件设计的验证支持工具
机译:通过Verilog-HDL开发大型硬件设计验证支持工具
机译:从SIGNAL数据流语言到Verilog的代码生成的翻译验证
机译:在Verilog-A中为自旋电子设备建模以与行业标准仿真工具一起使用
机译:计算神经科学中的代码生成:工具和技术的回顾
机译:揭示:Verilog Designs的正式验证工具
机译:用于验证RTL Verilog的词级谓词抽象和细化
机译:Spice到Verilog网表转换器以及使用Spice进行Verilog和Verilog进行Spice翻译的设计方法
机译:源代码生成设备,源代码验证设备,源代码生成方法和源代码生成程序
机译:通过验证产品代码来验证产品的方法,该产品代码固定在产品上并由密码代码生成,涉及存储多个代码,以便由总局生成或验证不同的产品代码
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。