基于指令集操作的Verilog HDL有限状态机设计方法

摘要

针对需要大量重复操作的硬件状态机的设计,提出了一种基于指令集操作的Verilog HDL有限状态机的设计方法.该设计方法用指令状态来完成重复的操作,而指令状态又具有状态参数和状态返回出口,以确保状态功能和状态返回都正确.主状态机只需进入指令状态即可完成相应的指令操作,操作结束后可自动跳回状态返回出口指定的状态,保证了主状态机状态跳转的连续性.相比传统设计方法,论文提出的状态机设计方法具有代码直观和硬件使用率高的特点.经过FPGA测试,采用指令集有限状态机能够正确、高效地完成所要求的硬件操作,具有很强的实用价值.