首页> 外文期刊>Computing reviews >Finite state machines in hardware: theory and design (with VHDL and System Verilog)
【24h】

Finite state machines in hardware: theory and design (with VHDL and System Verilog)

机译:硬件中的有限状态机:理论和设计(带有VHDL和System Verilog)

获取原文
获取原文并翻译 | 示例
       

摘要

Digital circuits where the output values depend on the state of the system are called sequential. A finite state machine (FSM) is a modeling technique for sequential circuits. At any point of its operation, the machine will be in one of a finite number of possible states.
机译:输出值取决于系统状态的数字电路称为顺序电路。有限状态机(FSM)是时序电路的建模技术。在运行的任何时候,机器将处于有限数量的可能状态之一。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号