机译:硬件中的有限状态机:理论和设计(带有VHDL和System Verilog)
DESIGN; EXPERIMENTATION; MEASUREMENT; PERFORMANCE;
机译:基于Verilog硬件描述语言的无钥匙编码家庭锁系统设计
机译:基于VHDL的完全自检有限状态机设计及数据路径描述
机译:基于VHDL的完全自检有限状态机设计和数据路径描述
机译:关联基于VHDL和Verilog的设计的软件建模和硬件响应
机译:用于逻辑控制的模块化有限状态机:理论,验证和可重构制造系统的应用。
机译:由机器代数理论推导的有限半群结果
机译:VHDL-AMS和Verilog-AMS作为可选的硬件描述语言,可对多学科系统进行有效建模
机译:pasm(可分区sImD / mIND机器)并行处理系统:硬件设计和智能操作系统概念