Faculty of Computer Science Bialystok University of Technology Bialystok Poland;
Finite state machine; Field programmable gate array; Coding styles; Verilog; CPLD; FPGA; Implementation cost; Speed; CAD;
机译:基于Verilog HDL定点算法和状态机控制的通用混沌信号发生器的设计和FPGA实现
机译:使用FSM和Verilog编码技术传输UDP数据包的MAC发送器的设计和实现
机译:硬件中的有限状态机:理论和设计(带有VHDL和System Verilog)
机译:FPGA中有限状态机设计的Verilog中的编码技术
机译:使用机器学习技术的低复杂度H.264视频编码器设计。
机译:基于模型的设计浮点累加器。研究案例:支持向量机内核功能的FPGA实现
机译:用于图形记录的有限状态机的Verilog / VHDL代码生成器的实现
机译:空间环境和设计技术中的FpGa