...
机译:背栅应力对LOCOS隔离SOI MOSFET背栅阈值电压的影响
back-gate; threshold voltage; stress; silicon-on-insulator;
机译:背栅应力对LOCOS隔离SOI MOSFET背栅阈值电压的影响
机译:凹陷的源极/漏极UTB SOI MOSFET的前,后栅极电位分布和阈值电压的分析模型
机译:阈值电压灵敏度为0.1 / spl mu / m沟道长度,具有背栅偏置的全耗尽SOI NMOSFET
机译:利用背栅应力修正LOCOS隔离的SOI MOSFET中的寄生边缘泄漏
机译:取决于Fin形状和TSV以及3D集成电路中背栅噪声耦合的FinFET电性能仿真。
机译:基于后栅GaN纳米线的FET装置用于在室温下提高气体选择性
机译:副通道全耗尽SOI MOSFET的子阈值电流建模与后栅极控制
机译:多晶硅栅极对具有薄栅氧化层的亚100nm mOsFET中随机掺杂诱导阈值电压波动的影响