机译:深亚微米CMOS电路中具有高软错误容限的异步电路设计
Dept. of Electr. Eng., Univ. of Texas-Pan American, Edinburg, TX, USA;
Asynchronous circuit; null convention logic (NCL); soft error;
机译:用于可靠电路设计的深亚微米CMOS工艺的随机分析
机译:深亚微米CMOS技术中的耐高压模拟电路设计
机译:深亚微米CMOS技术中的耐高压模拟电路设计
机译:FPGA上软误差容限的异步电路设计
机译:FPGA实现的异步电路中的软容错设计
机译:具有内置掩模电路的边缘检测CMOS图像传感器的设计
机译:可靠电路设计中深亚微米CmOs工艺的随机分析