机译:减少ASIC逻辑设计中的时钟偏差:时钟树管理方法
机译:负载平衡时钟树综合与可调延迟缓冲器插入,可减少多种动态电源电压设计中的时钟偏斜
机译:利用非零本地化时钟偏斜来综合时钟分配网络的设计方法
机译:综合利用非零局部时钟偏斜的时钟分配网络的设计方法
机译:关键-PMOS感知时钟树设计方法,用于抗衰老零偏时钟门控
机译:缩小FPGA与ASICS之间的差距:时钟偏移调度在FPGA上的应用。
机译:橡树的内生节律性生长受内部时钟的调节而不是资源的可用性
机译:标称零偏斜时钟树中的过程引起的偏斜减少
机译:电子光刻sTaR设计指南。第3部分:用于定制微处理器的马赛克晶体管阵列。第4部分:存储逻辑阵列,sLas用时钟CmOs实现