...
机译:亚纳米EOT体制下高/金属栅叠层中的反型层导致的栅极电容减小
Toshiba America Electronic Components, Inc., Albany, NY, USA;
Gate capacitance; MOSFET; high-$k$ dielectric; high-$k$/metal gate stack; image potential; inversion layer; metal gate; penetration; permittivity; potential barrier;
机译:通过在Si上的高κ/金属栅堆叠中进行Al远程清除,将二氧化硅界面层降低至4.6 A EOT
机译:高$ k $ /金属门叠层中电子的反层电容特性
机译:直接在SiGe上限制高$ k $ /金属栅极堆叠的EOT缩放和栅极漏电流的机制
机译:接口陷阱和氧化阱对超薄(EOT〜1nm)高κ堆叠栅极电介质MOS器件栅极电容的影响
机译:紧凑的栅极电容和栅极电流建模,可用于超薄(EOT〜1 nm及以下)二氧化硅和高kappa栅极电介质。
机译:基于氧化镧的亚纳米EOT栅极电介质的界面
机译:(邀请的)金属栅/高κ介质栅极堆叠可靠性;或者我如何学会与氧化物一起生活