Worcester Polytechnic Institute (Worcester, MA);
机译:分层内存:一种用于处理内存电源墙的等功率内存架构
机译:DDR2和DDR3内存系统需要新的电源和端接解决方案
机译:具有片上端接,强度校准和压摆率控制的1 GHz DDR2 / 3 SSTL驱动器
机译:板载内存模块DDR4地址总线的信号和电源完整性分析
机译:FIFO存储电路的低功耗地址指针设计。
机译:普通医学理事会的介绍性演讲:其权力和工作
机译:简化寻址:低功耗存储器寻址策略
机译:ssTL对NDU spacepower研讨会的贡献