一种基于FPGA的容错嵌入式系统设计

摘要

在FPGA内部使用各种IP软核搭建了完整的嵌入式系统,实现了用三个MieroBlaze CPU软核进行表决的三模冗余容错方案.同时对μC/OS-II操作系统以及应用程序进行改进,在程序的内部加入了错误检测和校正(EDAC)、函数堆栈保护等容错功能.通过实验证明,该系统减小了器件本身和内存模块受到的SEU(Single Event Upset)影响.