首页> 中文期刊> 《电子工业专用设备》 >叠层CSP芯片封装热应力分析与优化

叠层CSP芯片封装热应力分析与优化

         

摘要

对四层叠层CSP(SCSP)芯片封装器件,采用正交试验设计与有限元分析相结合的方法研究了芯片和粘结剂--8个封装组件的厚度变化在热循环测试中对芯片上最大热应力的影响,利用极差分析找出主要影响因子并对封装结构进行优化.根据有限元模拟所得结果,确定了一组优选封装结构,其Von Mises应力值明显比其它组低,提高封装器件的可靠性.

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号