首页> 外文学位 >Fatigue modeling of nano-structured chip -to -package interconnections
【24h】

Fatigue modeling of nano-structured chip -to -package interconnections

机译:纳米结构芯片至封装互连的疲劳建模

获取原文
获取原文并翻译 | 示例

著录项

  • 作者

    Koh, Sau W.;

  • 作者单位

    Georgia Institute of Technology;

  • 授予单位 Georgia Institute of Technology;
  • 学科
  • 学位 Ph.D.
  • 年度 2009
  • 页码 204 p.
  • 总页数 204
  • 原文格式 PDF
  • 正文语种 eng
  • 中图分类
  • 关键词

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号