SOI RESURF原理研究及SOI LDMOS研制

摘要

随着集成电路技术的不断发展，功率器件的研究也受到广泛关注，新型功率器件不断涌现，特别是由于MOS栅功率器件的出现，引发了功率集成电路(PICs：PowerIntegratedCircuits)的概念，即将功率器件和逻辑控制电路集成在单一芯片上。这对于提高电子系统的可靠性和缩小系统体积是有益的。 高电压的功率器件和低电压的集成电路器件之间的隔离问题是PICs研究的重点之一。SOI(Silicon-on-Insulator)技术以其理想的介质隔离性能，相对简单的隔离工艺，可以在PICs中以较简单的工艺实现功率器件和逻辑电路之间的完全电隔离。SOIPICs不仅较一般介质隔离PICs在工艺上更为优越，而且与结隔离PICs和自隔离PICs相比具有更好的隔离性能。而且，SOICMOS技术也以更小的结面积、更好的亚阈值特性等优点，有望成为高速、低功耗和高可靠集成电路的主流技术。因此，随着SOI材料制备技术的日益成熟，SOIPICs将成为重要的PICs。 SOI功率器件SOIPICs的重要组成部分，其性能和工艺兼容性等直接影响着SOIPICs的性能。国外许多科研机构与公司都在致力于此，许多SOI功率器件已经开始走向实用化。但是目前国内在SOI器件方面的研究主要集中在抗辐射方面，而在SOI功率器件方面尚未进行深入的探索。鉴于此，本文开展了SOI功率器件的研究工作。主要包括： 首先，基于二维泊松方程的求解，给出了SOIRESURF(ReducedSurfaceField)结构的解析物理模型。计算了漂移区顶层硅中表面电势和电场分布与器件参数的关系，合理解释了表面横向电场呈U形分布的原因。根据解析模型，研究了各个参数对于器件击穿电压的影响，解释了击穿电压随漂移区长度饱和的现象。解析结果与MEDICI数值模拟和实验结果相符。 其次，利用共享电荷原理，更直观地解释了SOIRESURF的内在物理机制，将其归结为水平pn结与垂直类MOS电容结构的电荷耦合，引入参数λ表征RESURF原理。该方法的结果与MEDICI数值模拟和实验结果也很相符。 另外，针对SOI功率器件严重的自热效应，提出了新的图形化SOI结构。与常规CMOS的浅沟槽隔离技术相结合，在LDMOS的源端附近开出导热通道。通过模拟可以发现，该结构不仅能克服自热效应，而且能有效地抑制浮体效应，可以省却体接触步骤。图形化SOI结构保留了SOI结构的优点，具有较小的结面积和较小的泄漏电流，同样适用与高温环境。 根据上述研究结果，结合碳纳米管场发射应用的要求，采用SIMOX材料进行了版图和工艺流程设计，进行流片实验，对器件进行了测试和分析，成功制备了关态击穿电压50V和开态击穿电压20V的SOILDMOS。 最后，针对目前叠层栅介质的TDDB测试中漏电流的计算，用等效势垒的方法替代传统的WKB方法，清楚直观的描述了电子在叠层栅介质中的输运行为，对于预测和解释叠层栅介质失效机理提供了理论依据。

目录

文摘

英文文摘

论文说明：符号表、缩略词

第一章绪论

1.1功率集成电路的发展

1.2 SOI功率器件的发展现状

1.2.1 RESURF原理

1.2.2 SOI耐压结构

1.2.3 SOI功率器件

1.3本论文的主要工作

第二章SOI RESURF结构解析模型

2.1一般薄膜SOI RESURF结构击穿机制

2.2击穿电压解析模型的发展与现状

2.3针对薄膜SOI RESURF结构新的解析模型

2.3.1漂移区中表面电势与电场分布

2.3.2漂移区的表面电势与电场计算分析

2.4漂移区击穿电压

2.4.1漂移区击穿电压解析计算

2.4.2漂移区击穿电压解析分析

2.5小结

第三章SOI RESURF结构共享电荷原理分析

3.1共享电荷原理

3.1.2水平突变pn结

3.1.3垂直类MOS电容结构

3.2 SOI RESURF原理

3.3击穿电压分析

3.4小结

第四章图形化SOI LDMOS

4.1功率LDMOS的射频应用与研究

4.2 SOI器件浮体效应

4.2.1浮体效应对于SOI器件的影响

4.2.2克服浮体效应的工艺措施

4.2.3体接触结构抑制浮体效应

4.3自热效应

4.3.1新型SOI材料

4.3.2图形化SOI(PSOI：Patterned SOI)

4.4结合浅沟槽隔离的图形化SOI LDMOS

4.5图形化SOI LDMOS电学行为表征

4.5小结

第五章功率SOI LDMOS制备与表征

5.1材料准备

5.2器件设计

5.2.1版图设计

5.2.2工艺设计

5.3器件测试分析

5.3.1阈值电压

5.3.2关态击穿电压

5.3.3输出特性曲线

5.3.4泄漏电流

5.4小结

第六章叠层栅介质TDDB漏电流研究

6.1栅介质的TDDB击穿测试

6.2本征击穿机理

6.3叠层栅介质泄漏电流

6.3.1等效势垒法

6.3.2计算与分析

6.4小结

第七章结论

文献

附录

致谢