新型介质场增强SOI高压器件研究

摘要

SOI(Silicon On Insulator)高压集成电路(High Voltage Integrated Circuit，HVIC)因其隔离性能好、漏电流小、速度快、功耗低和抗辐照等优点已成为功率集成电路重要的发展方向。作为SOI HVIC的核心器件，SOI横向器件存在纵向耐压低和严重的自热效应等问题，限制了其在高压功率集成电路中的应用。本文围绕SOI器件的击穿特性与热特性问题，在介质增强法则ENDIF(Enhanced Dielectric layerField)指导下，利用二维数值仿真软件MEDICI仿真优化了三种SOI高压器件新结构，并分析了此三种结构的纵向耐压机理和散热机理。 1、PTSOI(oxide trenches on partial SOI)器件，该结构在PSOI器件埋氧层的顶部与底部形成介质槽，在槽内束缚电荷，满足具有界面电荷的高斯定理，提高埋层电场从而提高耐压。随后利用了二维仿真软件MEDICI对影响器件击穿特性和温度特性的各个参数进行仿真优化。击穿特性方面：分析了RESURF原理、击穿电压和漂移区浓度、窗口长度、顶层硅厚度、槽高、槽宽、槽间距的关系，并且研究了上述各参数对介质槽中空穴浓度的影响，得到了在器件主要参数为：Ld=90μm，Nd=1×1015cm-3，NS=2×1014cm-3，LS=45μm．Lw=40μm，ts=10μm，t1=2μm，H=1μm，D=2.5μm，W=2.5μm，PTSOI取得最高耐压933V。其埋层电场为300V/μm，比常规SOI结构(80V/μm)提高近3倍。温度特性方面：主要研究了窗口长度对器件温度的影响规律，PTSOI器件表面最高温度比常规SOI结构降低了10K。设计了PTSOI LDMOS的工艺制作方案，并且利用工艺仿真软件TSUPREM4对其进行仿真优化，确定其实验工艺参数。 2、低kPSOI(low k partial SOI)器件，该结构在PSOI器件基础上，将低k介质引入器件埋层，打破了漂移区/埋层界面电场的3倍关系，增强器件埋层电场从而提高器件耐压。介绍了器件结构以及纵向耐压机理，利用MEDICI仿真了击穿电压和漂移区浓度、窗口长度、埋层厚度、低k介质介电系数的关系。仿真结果显示，在t1=1μm、tS=2μm、Ld=30μm、Lw=25μm、Nd=4.5×1014cm-3、NS=2×1014cm-3时，器件耐压为375V，比常规SOI提高134％。由于硅窗口提供了热传导的通道，在t1=1μm时，低kPSOI器件表面温度比相同结构参数下的低kSOI器件降低135K。 3、变k介质埋层SOI高压器件，该结构将低k介质引入电场最强的漏端埋层，以增强埋层电场；源端埋层采用Si3N4以缓解自热效应。其保持了SOI器件寄生效应小、速度快等优点的同时，解决了SOI器件低耐压和难散热的问题。利用MEDICI仿真了击穿电压和漂移区浓度、低k介质层长度、埋层厚度、低k介质介电系数的关系，仿真结果显示：在t1=1μm、k=2、Lw=20μm、BVmax=258V，此时器件表面最高温度为321K；耐压比相同结构参数下的常规SOI器件提高61.3％，器件表面温度降低10K。 总之，本文提出的基于介质增强法则的此三种器件结构，在击穿电压提高的同时缓解了自热效应问题。因此，此三种器件都适宜应用于高压大功率集成电路。

目录

文摘

英文文摘

声明

第一章绪论

1.1 SOI技术的发展

1.2 SOI技术的优点与不足

1.3 SOI高压器件的研究现状

1.3.1横向耐压技术

1.3.2纵向耐压技术

1.4二维数值仿真软件MEDICI概述

1.4.1MEDICI功能简介

1.4.2 MEDICI的基本物理描述

1.5本文的研究内容

第二章新型PTSOI高压器件研究

2.1介质增强法则

2.1.1半导体器件击穿机理

2.1.2介质增强法则

2.2 PTSOI器件结构及耐压机理

2.2.1 PTSOI器件结构

2.2.2 PTSOI耐压机理

2.3 PTSOI器件击穿特性研究

2.3.1漂移区浓度与击穿电压的关系

2.3.2窗口长度Lw与击穿电压的关系

2.3.3顶层硅厚度tS与击穿电压的关系

2.3.4槽高H、槽宽D、槽间距W与击穿电压的关系

2.4 PTSOI器件温度特性研究

2.4.1 PTSOI器件散热机理

2.4.2 PTSOI温度特性研究

2.5 PTSOI高压器件的制备

2.5.1 PTSOI材料的制备

2.5.2 PTSOI器件的制备

2.6本章小结

第三章低k型SOI器件研究

3.1低k型SOI器件耐压机理

3.1.1低k型SOI器件结构

3.1.2低k型SOI耐压机理

3.2 PSOI器件击穿特性研究

3.2.1窗口长度Lw与击穿电压的关系

3.2.2埋层厚度tI与击穿电压的关系

3.2.3相对介电系数k与击穿电压的关系

3.3变kSOI器件击穿特性研究

3.3.1低k埋层长度Lw与击穿电压的关系

3.3.2低k埋层厚度tI与击穿电压的关系

3.3.3相对介电系数k与击穿电压的关系

3.4低kPSOI与变kSOI器件热特性研究

3.5本章小结

第四章结论

致谢

参考文献