基于自隔离技术的介质场增强SOI耐压结构

摘要

本发明公开了一种基于自隔离技术的介质场增强SOI耐压结构，包括半导体衬底层，介质埋层和半导体有源层，在所述半导体有源层上部设置有漂移区层，在所述半导体有源层的下部设置有至少一个界面岛型埋层，所述界面岛型埋层位于介质埋层上方，所述漂移区层和界面岛型埋层的导电类型相同，半导体有源层的导电类型与界面岛型埋层或漂移区层的导电类型相反。将本发明采用的结构应用于高压功率器件或功率集成电路中，其耐压比常规的采用自隔离技术的SOI器件的耐压大大提高，且该工艺和标准CMOS工艺完全兼容。