首页> 外文会议>IEEE/CPMT Electronics Manufacturing Technology Symposium >Evaluation of Process Parameters for Flip Chip Stencil Printing

【24h】

Evaluation of Process Parameters for Flip Chip Stencil Printing

机译：倒装芯片模板印刷过程参数评价

获取原文

页面导航

摘要
著录项
相似文献
相关主题

摘要

No abstract

机译：没有摘要

著录项

来源
《IEEE/CPMT Electronics Manufacturing Technology Symposium》|1998年||共11页
会议地点
作者
Nguty T.A.; Riedlin M.H.A.; Institute of Electric and Electronic Engineer;
展开▼
作者单位

展开▼
会议组织
原文格式 PDF
正文语种
中图分类自动化技术、计算机技术;
关键词

相似文献

外文文献
中文文献
专利

1. Ultra-Fine Pitch Stencil Printing for a Low Cost and Low Temperature Flip-Chip Assembly Process [J] . Robert W. Kay, Stephen Stoyanov, Greg P. Glinski, IEEE Transactions on Components and Packaging Technologies . 2007,第期

机译：超细间距模板印刷，用于低成本和低温倒装芯片装配工艺
2. Sub process challenges in ultra fine pitch stencil printing of type-6 and type-7 Pb-free solder pastes for flip chip assembly applications [J] . G. J. Jackson, M. W. Hendriksen, R. W. Kay, Soldering & Surface Mount Technology . 2005,第1期

机译：用于倒装芯片组装应用的6型和7型无铅焊膏的超细间距模板印刷中的子工艺挑战
3. Stencil printing process development for flip chip interconnect [J] . Li L., Thompson P. IEEE transactions on electronics packaging manufacturing . 2000,第3期

机译：倒装芯片互连的模板印刷工艺开发
4. Evaluation of Process Parameters for Flip Chip Stencil Printing [C] . Nguty T.A., Riedlin M.H.A., Ekere N.N. Electronics Manufacturing Technology Symposium, 1998. Twenty-Third IEEE/CPMT . 1998

机译：倒装模板印刷的工艺参数评估
5. Validating the Operating Window Concept for Robustness on a Circuit Board Stencil Printing Process. [D] . Pereira Romito, Wagner. 2016

机译：验证操作窗口概念在电路板模板印刷过程中的坚固性。
6. The Effect of Chip Binding on the Parameters of the Case-Hardened Layer of Tooth Surfaces for AMS 6308 Steel Gears Processed by Thermochemical Treatment [O] . Robert Fularski, Ryszard Filip 2021

机译：芯片绑定对通过热化学处理加工的AMS 6308钢齿轮齿表面壳体表面的参数
7. Evaluation of Residual Stress on Chip Using Capillary Underfill and Non-Conductive Film Caused by Flip-Chip Bonding Process Using Test Element Group Chips with Piezoresistive Sensors [O] . Toshio Enami, Kyosuke Nanami, Osamu Horiuchi, 2015

机译：使用试验元素组芯片用压阻传感器使用倒装芯片粘接工艺引起的芯片底部填埋和非导电膜对芯片残留应力的评价

获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

客服微信
服务号