DRAM chips; field effect memory circuits; lithography; 40 nm; 512 Mbit; 90 nm; DRAM circuit; KrF lithography process; data retention time; improved electrical characteristics; junction leakage; step gated asymmetric cell transistors; step recessed channel depth; word;
机译:从平面到非平面栅极结构的DRAM单元晶体管的保留时间分析
机译:从平面到非平面栅极结构的DRAM单元晶体管的保留时间分析
机译:在沉积等离子氮化物层之前通过钝化退火提高了DRAM数据保留和单元晶体管阈值电压的可靠性
机译:使用步进门不对称(STAR)单元晶体管提高DRAM中的数据保留时间
机译:用于DRAM应用的铁电门控场效应晶体管。
机译:基于双栅隧穿晶体管的无电容DRAM垫片工程优化
机译:栅极漏极电流对DRam数据保持时间尾部分布的影响
机译:从保留时间测量中评估DRam可靠性