Faculty of Electrical and Computer Engineering, University of Tehran, Tehran, Iran;
Eye diagram; Eye opening; Jittre; VLSI Interconnect;
机译:VLSI电路中3-D互连结构参数提取的有效算法:域分解法
机译:隧道电导对纳米级技术节点的VLSI互连时多壁碳纳米管性能的影响
机译:纳米VLSI互连电容提取的二维边界元技术
机译:纳米尺度VLSI互连的眼图参数提取
机译:考虑衬底效应的互连线的高频阻抗提取和用于未来VLSI互连线的单壁碳纳米管的探索。
机译:碳纳米管互连的量子电容提取
机译:用于高速互连的眼图仿真的快速S参数卷积。
机译:提取包括关键互连寄生效应的mOs VLsI(超大规模集成)电路模型