可重构计算

摘要： 针对传统谷物粉种类检测速度较慢的问题,基于ZYNQ平台实现随机森林算法辅助微波无损检测技术对谷物粉种类进行高效准确识别。通过对随机森林模型硬件实现的分析研究,提出了一种改进模型参数结构,有效节省了硬件存储资源的消耗。为了缩短算法预测时间并降低系统功耗,在硬件实现时引入提前终止识别机制,在保证准确率不变的前提下避免不必要的决策树预测过程。针对Zedboard开发板,设计一种模型参数存储方案,充分利用片上资源保证系统正常工作。实验结果表明,与传统CPU实现随机森林算法相比,该方案在ZYNQ上运行的实测时间缩短约54.2%,同时没有引起识别精度的损失。

摘要： 针对目前采用专用集成电路的硬件实现架构难以满足不同应用对灵活性需求的问题,提出一种面向轻量级分组密码的高性能可重构架构(HRALBC).通过分析42种主流的轻量级分组密码算法,提取出算法的模式特征和组合特征;以模式特征结果和组合特征结果为依据设计出可重构处理单元;根据算法映射规律设计可重构处理单元阵列,进而进行架构整体设计.将不同类型算法映射到HRALBC上,验证其功能正确性并分析映射结果.实验结果表明,在TSMC 55 nm CMOS工艺下,HRALBC的工作频率最高可达429MHz,总面积为1.23百万等效门(GE),对于不同密码算法面积效率最高可达22.33Gbit·s^(-1)·MGE^(-1);与Anole相比,对于PRESENT64/80,SPECK64/128和SIMON64/128算法,可重构单元利用率分别提高16.67%,16.67%和13.89%,面积效率分别提高66.64%,66.64%和11.04%.

摘要： 为了解决已有卷积神经网络(convolution neural networks,CNNs)加速器,因无法适应混合量化CNN模型的计算模式和访存特性而引起加速器效率低的问题,设计了可适应混合量化模型的可重构计算单元、弹性片上缓存单元和宏数据流指令集。其中,采用了可根据CNN模型结构的重构多核结构以提高计算资源利用率,采用弹性存储结构以及基于Tile的动态缓存划分策略以提高片上数据复用率,采用可有效表达混合精度CNN模型计算和可重构处理器特性的宏数据流指令集以降低映射策略的复杂度。在Ultra96-V2平台上实现VGG-16和ResNet-50的计算性能达到216.6和214 GOPS,计算效率达到0.63和0.64 GOPS/DSP。同时,在ZCU102平台上实现ResNet-50的计算性能可达931.8 GOPS,计算效率可达0.40 GOPS/DSP,相较于其他类似CNN加速器,计算性能和计算效率分别提高了55.4%和100%。

摘要： 可重构计算是为解决高性能、高效率计算问题而提出来的,通过利用可编程逻辑器件的灵活性,使设备在运行时根据不同的计算任务实现不同的功能。利用可重构系统支持运行时可重配置的特性可以构建多样化的平台,从而解决系统的安全性问题。因此,基于可重构计算的平台动态化技术的出发点与可重构计算是不同的,其目的不是实现高效能计算问题,而是借鉴可重构系统的设计方法,着眼提高系统的安全性。

摘要： 目标检测任务通常使用非极大值抑制算法(NMS)删除卷积神经网络输出的冗余候选框.Soft-NMS使用逐步衰减候选框得分值的方法代替Hard-NMS中直接删除大于预定义阈值候选框的方法,可以避免误删图像中重叠的目标候选框,提高目标检测任务的准确率.但是,频繁地改变候选框得分值使得Soft-NMS较Hard-NMS更为复杂,为了实现高准确率、低延时、低功耗的候选框去冗余效果,提出一种基于Soft-NMS的体系结构,利用对数函数优化复杂的浮点计算,细粒度流水和粗粒度并行组成2级优化结构进一步提升算法的吞吐率.在XILINX KU-115 FPGA开发板上对该体系结构进行了评估,评估结果表明,该体系结构的功耗为6.107W,处理992个候选框的延时为168.95μs,与CPU实现的Soft-NMS相比,该体系结构实现了36倍的性能提升,性能功耗比为CPU实现的264倍.

摘要： 针对在可重构图形处理器中根据不同性能特征选择最优纹理贴图算法的问题,采用Coffee Lake架构处理器上的硬件性能计数器,分析了最近邻点采样、双线性滤波、M ipmap结合线性滤波等3种算法在立方体、球体、圆环和茶壶等4种渲染场景对象中的数据移动量、计算量、功耗、数据缓存以及各指标的相关性.仿真结果表明,为了提高图形处理器性能,点采样和M ipmap结合线性滤波算法重构可减少数据移动量,点采样和双线性滤波算法重构可减少计算量,采用点采样算法可降低功耗,使用双线性滤波算法可提高缓存命中率.

摘要： 随着科技快速进步,新兴应用不断涌现.无法响应软件变化的芯片,如专用集成电路(applicationspecific integrated circuit, ASIC),将因为生命周期过短,面临一次性工程成本(non-recurring engineering,NRE)过高的难题.与此同时,随着摩尔定律(Moore's law)和迪纳德定律(Dennard scaling)走向终结,未来集成电路工艺更新带来的能效收益越来越小,通用处理器可实现的计算能力被芯片功耗约束.近几年兴起的领域定制加速器(domain-specific accelerator,DSA)通过针对特定应用领域的计算模式,定制芯片架构,以期兼顾能量效率和特定领域内的灵活性.但目前DSA面向硬件定制软件,这导致软件生态碎片化,程序员学习成本增大.未来芯片设计需要兼顾灵活性、能量效率和可编程性.软件定义芯片(software-defined chip,SDC)在这一需求下成为了研究热点.可重构芯片通过融合处理器的高灵活性、ASIC的高能效,并通过重构提供了在运行时根据软件定制芯片架构的能力,是当前SDC的研究热点.本文首先回顾SDC的研究动机,然后分析可重构芯片如何满足SDC的需求,之后探讨当前可重构芯片面临的挑战,最后阐述为了实现SDC,可重构芯片未来的发展方向.

摘要： 在体积、功耗等条件和资源受限的场景下,承载异构计算资源的嵌入式计算设备之间如何实现异构资源的接入和自适应协同管理,进一步联合形成具有足够规模“算力”的智能空间“云”计算平台,是实现平台“算力”的跨越提升、实现更多功能、更优性能和更高智慧应用的关键.本文提出了一种任务驱动的嵌入式可重构异构计算平台,通过集群构建的方式,对多个分布式的、承载各种不同异构计算资源的嵌入式计算板卡统一调度管理;利用容器化技术,构建任务驱动的、可重构的任务执行的虚拟计算环境;开发了基于B/S模式的平台可视化用户界面,实现了用户对平台的随遇接入和全网资源可见.本文提出的嵌入式计算平台能够提供高可用的任务接入、任务下发与任务执行;实现了异构计算资源的自组织协同和统一化管理;基于容器化的任务执行方式细化了资源管理粒度,在不损失计算能力的前提下提高了资源利用率和任务并发度.本文提出的嵌入式动态可重构计算平台解决方案是对未来嵌入式“云”计算平台架构研究设计的有益探索.

摘要： 针对同时要求高吞吐率和高安全性的应用场景,提出了基于HRCA的高性能可扩展的SM4实现方案.首先,通过分析对SM4提取出的不同粒度的基础算核,提出了一个通用的粗粒度可重构计算单元;然后,为满足不同加密模式的需要给出了多种映射策略,根据不同策略将算法映射到重构计算单元;最后,通过分割控制平面和数据平面优化SM4整体架构.实验结果表明,使用所提方法,SM4算法在较低的资源消耗下吞吐量有了明显提高.

摘要： 为解决传统频谱分析系统存在测试速度慢、对瞬态信号侦测分析不精确、实时性差的问题,提出了频率模板触发技术结合可重构计算,实现系统的超高速数据捕获、侦测与分析.频谱显示采用数字荧光显示技术,信号频谱展现更加实时、直观、精确.实测结果表明:该系统在可接受的性能损失范围内,提高了对信号的分析精确度.可重构计算使系统运行更高效,降低了传统频谱分析方法的能量消耗,使系统在大带宽情况下仍可实现对瞬态信号和复杂信号的实时精准分析.

摘要： 根据可重构计算技术的发展现状及其在航空航天领域的应用和优势,对可重构计算的实际可用性进行研究,并从可重构芯片、开发工具、编译技术三个方面分析了可重构计算目前面临的障碍,理论分析了可重构计算的发展趋势.未来，伴随着可重构计算系统结构模型及可重构计算系统开发流程的成熟，可重构计算将发挥出它在半导体行业真正的影响力。

摘要： 将传统微处理器与可编程器件集成在一起的混合式可重构计算系统正在成为主流计算系统。提出了一种新的混合式可重构计算系统MPRS (Multi-Pipeline Reconfigurable System),该系统中为解决流水化的应用问题而集成了多段可重构线性阵列,对其系统架构、执行模型以及系统化映射方法进行了全面论述。首先,建立了包括MPRS行为级仿真器及其编程环境在内的完整系统,给出了可重构阵列的处理单元及互连结构,定义了可重构单元的配置字格式;其次,提出了基于DGRV (Dependency Graph with Reconfigurable Variable)的系统化实现可重构阵列的方法,分析了在融入可重构因素后新的映射过程中的目标函数及设计约束;最后,给出了MPRS的编程框架,针对几个典型应用问题开发了MPRS可重构并行算法并做了编程实现。实验结果表明MPRS在功能和性能两方面都达到了预期目标。

摘要： 可重构计算是未来高性能计算的发展趋势,它兼具了通用计算的灵活性和专用计算的高效性,充分利用系统资源的同时,又能发挥应用程序的效率.可重构编译是推广可重构计算的关键技术,可重构编译系统能够为传统的软件编程人员提供一个体系结构透明的开发平台,并让用户真正灵活利用可重构计算平台.

摘要： 计算结构与应用算法的匹配性越好，其性能和计算效率就越高。可重构计算兼有软件的灵活性和ASIC的优越性能，将可重构技术和DSP处理器相结合可使单DSP处理器性能得到很大提升。本文根据D5P应用的控制数据流图特点和可重构结构的适应性，提出了一种可重构DSP处理器模型。该模型可根据数据流图所需地址产生流和数据计算流不同，进行地址产生单元和数据通路的重构，提高了结构的适应性。用信号处理内核算法对该处理器模型进行了仿真评价，结果表明可重构技术可有效提高DSP处理器性能。

摘要： 可重构计算机系统兼具通用计算的灵活性和专用ASIC的高效性，系统中FPGA的编程问题是可重构计算机推广应用的关键，可重构编程语言Mitrion-C提供了接近高级语言的语法。本文开发了高效新颖的Mitrion虚拟处理器MVP技术，能够将用户编写的Mitrion-C程序转换成高效的VHDL代码。Mitrion-C开发平台让软件工程师摆脱了硬件设计的困扰。

摘要： CPU/FPGA混合架构是可重构计算的普遍结构，为了简化混合架构上FPGA的使用，本文提出了一个该架构上的硬件线程方法，并设计了该架构上的硬件线程执行机制，以硬件线程的方式使用可重构资源。同时，软硬件线程可以通过共享数据存储方式进行多线程并行执行，将程序中运算量较大的部分由FPGA上的硬件线程执行，而控制部分交给CPU上的软件线程执行。Simics仿真软件被用来模拟了一个软硬件混合的实验平台，软硬件多线程改造后的DES，MD5SUM和归并排序算法的测试 结果表明，平均执行性能加速比达到了2.30，充分发挥了CPU/FPGA混合架构的计算性能。

摘要： 本文对基于C的可重构编程环境进行了研究。可重构计算着眼于使用高灵活性的计算结构进行高性能计算，它不但允许控制流的改变，还允许数据通路的改变。基于FPGA平台的软件编程环境是推广应用可重构系统的关键技术。把基于C的高级语言编译到FPGA硬件的编译工具的出现，让软件编程人员能够在更高的层次上利用可重构计算平台加速计算密集型课题。

摘要： 将传统微处理器与可编程器件集成在一起的混合式可重构计算系统正在成为主流计算系统。丈中提出一种集成有多段流水阵列的混合式可重构计算系统--MPRS(Multi-PipelineReconfigurable System)，并对其系统结构进行了全面论述。文中分协处理器、阵列、单元三个层次描述了MPRS可重构协处理器的结构及和互连网络，定义了可重构单元的配置字格式，讨论了实现方面的关键问题。针对几个典型应用问题开发了MPRS可重构并行算法并做了编程实现。实验结果表明MPRS在功能和性能两方面都达到了预期目标。

摘要： 粗粒度可重构体系结构为数据密集型应用提供了灵活性和高效的解决方法,而应用中的核心循环消耗了程序的大量执行时间,满足核心循环在CGRAs上实现的性能／开销的严格约束仍旧是个重大难题。针对已有工作在研究映射核心循环到CGRAs上的不足,本文提出一种新颖的核心循环自动流水映射到粗粒度可重构体系结构上的方法。rn 首先,本文形式化了核心循环到CGRAs的流水映射问题,阐述了CGRAs的资源共享和流水方法,定义了其循环自流水CGRAs体系结构模板,并给出核心循环流水映射方法。实验结果表明,与已有的先进的方法相比,我们的方法的资源占用率降低16．3％,吞吐量提高169．1％。

摘要： 粗粒度可重构体系结构为数据密集型应用提供了灵活性和高效的解决方法,而应用中的核心循环消耗了程序的大量执行时间,满足核心循环在CGRAs上实现的性能／开销的严格约束仍旧是个重大难题。针对已有工作在研究映射核心循环到CGRAs上的不足,本文提出一种新颖的核心循环自动流水映射到粗粒度可重构体系结构上的方法。rn 首先,本文形式化了核心循环到CGRAs的流水映射问题,阐述了CGRAs的资源共享和流水方法,定义了其循环自流水CGRAs体系结构模板,并给出核心循环流水映射方法。实验结果表明,与已有的先进的方法相比,我们的方法的资源占用率降低16．3％,吞吐量提高169．1％。

摘要： 本发明实施例公开了一种基于分层任务网络规划模块化可重构卫星自重构的方法；所述方法应用于模块化可重构卫星，所述方法包括：基于设定的描述坐标系，获取所述模块化可重构卫星的初始构型对应的初始位置矩阵以及所述模块化可重构卫星的自重构任务所期望的目标构型对应的目标位置矩阵；利用层次分析法，根据所述初始位置矩阵以及所述目标位置矩阵确定所述模块化可重构卫星中各模块的移动任务；根据所述各模块的移动任务生成所述各模块对应的模块运动指令；其中，所述模块运动指令用于控制安装于所述各模块的运动器件的动作序列以将所述各模块按照所述目标构型进行自重构。

摘要： 本发明公开了一种架构可重构的计算装置及其重构方法，装置包括CPU节点、IO节点、PCIe交换节点和Ethernet交换节点；其中，PCIe交换节点用于CPU与PCIe设备互连，Ethernet交换节点用于配置管理。方法包括：申请CPU节点和IO节点；初始化PCIe设备；建立设备配置空间映射；CPU发现新设备并分配设备地址空间；建立设备地址空间映射；建立PCIe设备中断向量与CPU中断向量表的映射：加载设备驱动程序。本发明通过互连系统设置CPU与PCIe设备之间的互连关系，对CPU的指令集与运行的操作系统透明，不需要开发额外的管理软件，支持所有能够连接PCIe设备的CPU和操作系统。

摘要： 本发明实施例公开了一种计算模块、可重构芯片、重构方法、装置、设备及介质。其中，计算模块包括：硬件消息管理单元阵列和算子处理单元阵列；硬件消息管理单元，用于将与目标硬件线程对应的至少一个数据处理任务分配至至少一个目标算子处理单元；算子处理单元，用于确定目标算子处理单元的当前算子集合中是否包含处理目标数据处理任务的目标算子；若否，则根据目标数据处理任务对当前算子集合中的算子进行重构，以对目标数据处理任务进行处理。本发明实施例的方案，可以实现对进行数据处理任务的算子进行重构，为后续构造可重构芯片提供依据。

摘要： 本发明为一种粗粒度可重构处理器中的计算阵列和可重构处理器，计算阵列包括以二维行列排布的多个设定计算单元；设定计算单元包括四个相邻的计算单元，四个相邻的计算单元呈两行两列排布。设定计算单元中的合并逻辑单元分别通过设定低位宽的数据互联线连接设定计算单元中计算单元的输入输出控制单元。合并逻辑单元的输出连接高位宽的数据互联线。高位宽的数据互联线位数是低位宽的数据互联线位数的多倍。合并逻辑单元能够将设定计算单元中多个计算单元的低位宽输入数据合并为高位宽输出数据。合并逻辑单元能够通过高位宽的数据互联线输出高位宽输出数据，使得短路径和长路径计算均可达到比较优化的配置，匹配高精度、大位宽的计算场景。

摘要： 本发明实施例公开了一种基于分层任务网络规划模块化可重构卫星自重构的方法；所述方法应用于模块化可重构卫星，所述方法包括：基于设定的描述坐标系，获取所述模块化可重构卫星的初始构型对应的初始位置矩阵以及所述模块化可重构卫星的自重构任务所期望的目标构型对应的目标位置矩阵；利用层次分析法，根据所述初始位置矩阵以及所述目标位置矩阵确定所述模块化可重构卫星中各模块的移动任务；根据所述各模块的移动任务生成所述各模块对应的模块运动指令；其中，所述模块运动指令用于控制安装于所述各模块的运动器件的动作序列以将所述各模块按照所述目标构型进行自重构。

摘要： 本发明提供了一种可重构三冗余计算机系统及其重构降级方法，属于计算机领域，三冗余控制计算机系统上电后采用热备冗余方式工作，当任意一个控制计算机故障时，对该故障机进行复位或下电处理，消除一机可恢复故障；重启后的故障机获取其它两机当前工作状态信息完成重构，当一机多次故障，对其进行断电操作，剩余正常工作两机运行在双机主从工作模式，当双机中主机故障时，备机夺取对外接口通信权，工作在单机模式。每个控制计算机采用三个并行存储数据缓冲区进行数据快速交互，采用两次判决方法可靠地确定故障机和当权机。计算机逻辑实现简单，可解决计算机所有一度，以及部分二度故障，提高计算机系统可靠性，便于工程应用。

摘要： 本发明公开了一种可扩展的支持动态部分重构的可重构计算配置网络系统，采用多层次嵌套树形结构形成配置网络系统，配置流每一次改变配置路径方向都扩展两个配置方向，形成一条配置链上配置串行传递、多条配置链上配置并行传递的串并行混合配置的重构方式，多层次嵌套树形结构由至少一个双树配置网络结构与一个双向主干配置链组成，双树配置网络结构由两个单树配置网络结构组成，每个单树配置网络结构均与可重构计算单元相连。本发明几乎不增加逻辑资源消耗的前提下，减少了互连和配置功耗。

摘要： 本发明提出一种3DES加密解密算法可重构计算实现装置及其可重构计算方法，包括3DES加解密控制器，通过有限状态机控制算法流程的执行，接收来自调度器的配置字，对运算单元配置，形成相应的计算电路功能；源数据地址产生和数据分发模块，从源数据保存单元按顺序读取源数据，并送入计算单元；子密钥生成模块，将初始密钥进行处理，得出三重加解密计算轮函数中需要48个的子密钥；三重加解密计算模块，用于完成3DES加密解密运算；结果数据地址产生和数据分发模块，接收算法模块的计算结果按顺序存入结果存储单元；可重构加解密S盒，根据计算模块的需求，通过ROM完成算法中S盒映射；SRAM存储模块，存储待计算的源数据和计算完成的结果数据。

摘要： 本发明公开了一种可扩展的支持动态部分重构的可重构计算配置网络系统，采用多层次嵌套树形结构形成配置网络系统，配置流每一次改变配置路径方向都扩展两个配置方向，形成一条配置链上配置串行传递、多条配置链上配置并行传递的串并行混合配置的重构方式，多层次嵌套树形结构由至少一个双树配置网络结构与一个双向主干配置链组成，双树配置网络结构由两个单树配置网络结构组成，每个单树配置网络结构均与可重构计算单元相连。本发明几乎不增加逻辑资源消耗的前提下，减少了互连和配置功耗。

摘要： 本发明公开了一种面向分组密码算法的可重构S盒，对S盒内部增加门控开关电路，用于控制S盒使能信号为有效或者无效状态，从而控制S盒是否进行查表操作。本发明还公开了采用可重构S盒的可重构计算阵列，所述可重构计算阵列包括多个计算资源块，每一个计算资源块包括一组S盒资源和多组算术逻辑资源，多组算术逻辑资源共享一组S盒资源。此外，本发明还公开了可重构S盒的门控方法。本发明能够实现多种分组密码算法，性能高，灵活性高，电路实现面积小，功耗低，能够对S盒实现细粒度控制。