首页> 外国专利> Eliminating systematic process yield loss via precision wafer placement alignment

Eliminating systematic process yield loss via precision wafer placement alignment

机译:通过精确的晶圆放置对准消除系统的工艺良率损失

摘要

A method for a semiconductor process includes correlating yield loss for the performance of a processing step in a semiconductor manufacturing process with the mechanical placement of the semiconductor substrate and, based on the correlation, placing semiconductor substrates in a position with sufficient placement precision to reduce yield loss below a predetermined threshold.
机译:一种用于半导体工艺的方法,该方法包括将用于半导体制造工艺中的处理步骤的成品率损失与半导体基板的机械放置相关联,并且基于该相关性,将半导体基板放置在具有足够的放置精度以降低产量的位置上。损耗低于预定阈值。

著录项

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号