首页> 外国专利> Non-volatile memory (NVM) and high-k and metal gate integration using gate-last methodology

Non-volatile memory (NVM) and high-k and metal gate integration using gate-last methodology

机译:非易失性存储器(NVM)以及使用后后栅极方法进行的高k和金属栅极集成

摘要

A method of making a semiconductor structure uses a substrate and includes a logic device in a logic region and a non-volatile memory (NVM) device in an NVM region. An NVM structure is formed in the NVM region. The NVM structure includes a control gate structure and a select gate structure. A protective layer is formed over the NVM structure. A gate dielectric layer is formed over the substrate in the logic region. The gate dielectric layer includes a high-k dielectric. A sacrificial gate is formed over the gate dielectric layer in the logic region. A first dielectric layer is formed around the sacrificial gate. Chemical mechanical polishing is performed on the NVM region and the logic region after forming the first dielectric layer. The sacrificial gate is replaced with a metal gate structure.
机译:一种制造半导体结构的方法使用衬底,并且包括在逻辑区域中的逻辑器件和在NVM区域中的非易失性存储器(NVM)器件。在NVM区域中形成NVM结构。 NVM结构包括控制栅极结构和选择栅极结构。在NVM结构上方形成保护层。在逻辑区域中的衬底上方形成栅极介电层。栅极电介质层包括高k电介质。在逻辑区域中的栅极介电层上方形成牺牲栅极。在牺牲栅极周围形成第一介电层。在形成第一介电层之后,在NVM区域和逻辑区域上执行化学机械抛光。牺牲栅被金属栅结构代替。

著录项

  • 公开/公告号US9136129B2

    专利类型

  • 公开/公告日2015-09-15

    原文格式PDF

  • 申请/专利权人 FREESCALE SEMICONDUCTOR INC.;

    申请/专利号US201314041591

  • 发明设计人 ASANGA H. PERERA;

    申请日2013-09-30

  • 分类号H01L21/336;H01L21/28;H01L27/115;H01L29/66;

  • 国家 US

  • 入库时间 2022-08-21 15:21:44

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号