首页> 外国专利> Wafer edge partial die engineered for stacked die yield

Wafer edge partial die engineered for stacked die yield

机译:晶圆边缘局部模具经过专门设计,可提高叠层模具的成品率

摘要

A stacked wafer assembly and method for fabricating the same are described herein. In one example, a stacked wafer assembly includes a first wafer bonded to a second wafer. The first wafer includes a plurality of fully functional dies and a first partial die formed thereon. The second wafer includes a plurality of fully functional dies and a first partial die formed thereon. Bond pads formed over an inductor of the first partial die of the first wafer are bonded to bond pads formed on the first partial die of the second wafer to establish electrical connection therebetween.
机译:本文描述了堆叠的晶片组件及其制造方法。在一个示例中,堆叠的晶片组件包括结合到第二晶片的第一晶片。第一晶片包括多个全功能管芯和在其上形成的第一局部管芯。第二晶片包括多个全功能管芯和在其上形成的第一局部管芯。在第一晶片的第一部分管芯的电感器上形成的键合焊盘被键合到在第二晶片的第一部分管芯上形成的键合焊盘,以在它们之间建立电连接。

著录项

  • 公开/公告号US10431565B1

    专利类型

  • 公开/公告日2019-10-01

    原文格式PDF

  • 申请/专利权人 XILINX INC.;

    申请/专利号US201815907034

  • 申请日2018-02-27

  • 分类号H01L25/065;H01L23/522;H01L25;H01L23;

  • 国家 US

  • 入库时间 2022-08-21 12:15:44

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号