用于改进的EPI分布的利用多层外延硬掩膜的CMOS制造方法

摘要

本申请涉及一种用于改进的EPI分布的利用多层外延硬掩膜的CMOS制造方法。可以通过形成双层硬掩膜来形成包含PMOS晶体管的集成电路。硬掩膜的第一层是使用卤化硅烷反应物形成的含卤素的氮化硅。硬掩膜的第二层是使用无卤素反应物在第一层上形成的氮化硅。在PMOS晶体管中蚀刻源/漏空腔之后，用氢进行预外延烘烤。在形成SiGe外延源/漏区域之后，去除硬掩膜。