集成电路用低介电常数薄膜层的制备工艺

摘要

本发明公开一种集成电路用低介电常数薄膜层的制备工艺，包括：抽除炉体内气体；当炉体内真空度小于10^‑3Pa时，启动13.36MHz射频电源和匹配器；将用于排净炉体内残存气体的排气氮气从第三进气管依次经过第二耐压混气罐、第二喷嘴送入炉体内；将八甲基环四硅氧烷、环己烷混合均匀并注入耐压不锈钢釜内，将鼓泡氮气、惰性气体分别从第一进气管、第二进气管注入并依次经过第一耐压混气罐、耐压不锈钢釜、第一喷嘴送入炉体内；沉积结束后，将已沉积的薄膜层转移至炉体的加热温区内进行退火处理后，从而获得低介电常数薄膜层。本发明实现了便捷精确调控薄膜介电常数值并获得了低介电常数值的薄膜层，此薄膜层化学成分更均匀，具有较好的热稳定性、硬度，提高了薄膜的平整度。