栅氧化层界面陷阱密度测试结构及测试方法

摘要

本发明涉及MOS器件质量及可靠性研究领域，公开了一种栅氧化层界面陷阱密度测试结构及方法。本发明使得n型和p型MOS器件的栅氧化层界面陷阱密度测试可以在同一测试结构上完成，不仅可以缩短一半的测量的时间，而且由于本测试方法是基于简单的电流－电压扫描测试，无需使用脉冲发生器等设备，降低了常规方法的测量仪器成本。本发明测量获得的具有谱峰特征的测试结果，也便于数据的分析与计算。另外，本发明测试结构是四端结构，因为可同时完成两种测试，所以等效于减小了测试结构的版图面积，降低了测试成本，满足了对于先进工艺节点下，制造成本的急速增加而带来的成本控制的需求。