一种纵向结构VDMOS工艺LVTSCR器件的结构及其制造方法

摘要

本发明公开了一种纵向结构VDMOS工艺LVTSCR器件的结构及其制造方法，所述结构包括第一导电类型的半导体衬底，以及形成在该衬底上的第一导电类型的半导体外延层，所述衬底使用减薄工艺减薄后，在其背面使用薄膜工艺淀积形成背面介质，在背面介质内及衬底背面的表面形成背面第一接触孔及背面第二接触孔，在背面接触孔内形成第一导电类型的背面第一掺杂区和第二导电类型的背面第二掺杂区。本发明在VDMOS结构的基础上，利用双面曝光、背面注入等双面工艺，在背面形成LVTSCR器件的阴极或阳极，将传统LVTSCR器件的横向结构改为纵向结构，在保持LVTSCR器件优越性能的同时大幅度提高了电流泄放能力及单位面积利用率，降低了触发电压。

说明书

技术领域

本发明涉及半导体器件技术领域，尤其是一种纵向结构VDMOS工艺LVTSCR器件的结构及其制造方法。

背景技术

在ESD防护器件领域，常见的ESD保护结构有二极管、GGNMOS、SCR等结构，其中SCR能触发负电阻效应且具有最高的单位面积利用率，被广泛应用于ESD防护领域。传统结构的SCR存在触发电压高，ESD窗口难以优化的缺点。为了降低触发电压及ESD窗口优化难度，出现了嵌入浮空掺杂区、二极管、MOS等结构的LVTSCR器件。而现有LVTSCR器件为在IC内集成，多采用CMOS、BICOMS或BCD工艺的横向结构，难以进一步提高电流泄放能力满足分立器件ESD的需求。

发明内容

为解决上述背景技术中的问题，本发明提供一种纵向结构VDMOS工艺LVTSCR器件的结构及其制造方法，旨在提高LVTSCR器件的电流泄放能力，降低触发电压。所述一种纵向结构VDMOS工艺LVTSCR器件的结构，包括：

第一导电类型的半导体衬底，以及形成在该衬底上的第一导电类型的半导体外延层；

所述衬底使用减薄工艺减薄后，在其背面使用薄膜工艺淀积形成背面介质，在背面介质内及衬底背面的表面形成背面第一接触孔和背面第二接触孔，在背面第一接触孔和背面第二接触孔内形成第一导电类型的背面第一掺杂区和第二导电类型的背面第二掺杂区。

进一步的，第一导电类型和第二导电类型为不同类型，则所述第一导电类型和第二导电类型为N型或P型。

进一步的，所述第一导电类型为N型，第二导电类型为P型，则第一电极为阴极，第二电极为阳极；和/或，所述第一导电类型为P型，第二导电类型为N型，则第一电极为阳极，第二电极为阴极。

进一步的，所述外延层上形成的有源区的元胞包含多晶硅栅、基区、体区、多晶硅接触孔、接触沟槽、第三氧化层及第四氧化层，为纵向结构且呈条形平行状分布。

上述一种纵向结构VDMOS工艺LVTSCR器件的结构的制造方法，包括以下步骤：

步骤S1，在重掺杂第一导电类型的半导体基板硅衬底上生长一层轻掺杂第一导电类型的外延层；

步骤S2，利用热氧工艺，在外延层上形成第一氧化层；

步骤S3，利用光刻+刻蚀工艺，从第一氧化层的表面向底部刻蚀至露出外延层的表面，形成有源区；

步骤S4，采用热生长或化学气相沉积等方式，在上述有源区顶部形成第二氧化层；

步骤S5，在第二氧化层上通过薄膜工艺淀积多晶硅，利用光刻及干法刻蚀工艺刻蚀多晶硅，形成多晶硅栅；

步骤S6，在多晶硅栅的间隔区和有源区表面，使用光刻、离子注入及扩散工艺形成基区，在多晶硅栅的侧壁及顶部形成第三氧化层；

步骤S7，在基区，通过有源区表面使用离子注入及扩散工艺，形成第一导电类型的源区；

步骤S8，在第二氧化层与第三氧化层上，使用薄膜工艺淀积形成第四氧化层；

步骤S9，通过干法刻蚀工艺，在第四氧化层、第二氧化层及源区表面形成接触沟槽；

步骤S10，利用干法刻蚀、注入及扩散工艺，在接触沟槽底部形成第二导电类型的体区112；

步骤S11，使用光刻及刻蚀工艺，在多晶硅栅顶部以及第三氧化层内形成多晶硅接触孔；

步骤S12，使用减薄工艺减薄衬底，在减薄后的衬底背面使用薄膜工艺淀积形成背面介质；

步骤S13，使用双面光刻及刻蚀工艺，在背面介质内及衬底背面的表面形成背面第一接触孔及背面第二接触孔；

步骤S14，在上述背面接触孔内，使用光刻、注入及快速退火工艺，形成第一导电类型的背面第一掺杂区和第二导电类型的背面第二掺杂区；

步骤S15，所述接触沟槽和所述多晶硅接触孔通过金属连线，形成第一电极，所述背面第一接触孔和所述背面第二接触孔通过金属连线，形成第二电极。

进一步的，所述步骤S6包括，利用多晶硅栅作为硬掩膜，在多晶硅栅的间隔区通过离子注入向所述外延层注入低浓度的杂质，通过退火扩散至所述有源区设定位置，形成所述基区。

进一步的，所述步骤S7包括，利用多晶硅栅作为硬掩膜，在多晶硅栅的间隔区通过离子注入，向所述外延层注入高浓度的杂质，通过退火扩散至所述有源区设定位置，形成所述源区。

进一步的，所述步骤S9中包括：利用多晶硅栅侧壁的第三氧化层和第四氧化层作为硬掩膜，通过干法刻蚀的各项异性刻蚀第四氧化层至露出所述有源区的表面，保留多晶硅栅侧壁和顶部的第三氧化层，以及侧壁的第四氧化层。

本发明提供的一种纵向结构VDMOS工艺LVTSCR器件的结构及其制造方法，具有以下优点：在VDMOS结构的基础上，利用双面曝光、背面注入等双面工艺，在背面形成LVTSCR器件的阴极或阳极，将传统LVTSCR器件的横向结构改为纵向结构，在保持LVTSCR器件优越性能的同时大幅度提高了电流泄放能力及单位面积利用率，减小了器件尺寸，降低了触发电压；在现有的设备条件下，通过将沟道宽度由光刻+刻蚀工艺控制改为双扩散工艺控制，能较大幅度减小沟道宽度，拓宽了工艺路径，降低了工艺难度和生产成本。

附图说明

图1为半导体基板的剖视结构示意图；

图2为形成有源区的剖视结构示意图；

图3为形成多晶硅栅的剖视结构示意图；

图4为形成基区及第三氧化层的剖视结构示意图；

图5为形成源区的剖视结构示意图；

图6为形成第四氧化层的剖视结构示意图；

图7为形成接触沟槽及体区的剖视结构示意图；

图8为形成多晶硅接触孔的剖视结构示意图；

图9为形成背面第一接触孔及背面第二接触孔的剖视结构示意图；

图10为形成背面第一掺杂区及背面第二掺杂区的剖视结构示意图；

图11为形成LVTSCR器件有源区的元胞剖视结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图将本发明应用于其他类似情景。除非从语言环境中显而易见或另做说明，图中相同标号代表相同结构或操作。

如本发明和权利要求书中所示，除非上下文明确提示例外情形，“一”、“一个”、“一种”和/或“该”等词并非特指单数，也可包括复数。一般说来，术语“包括”与“包含”仅提示包括已明确标识的步骤和元素，而这些步骤和元素不构成一个排它性的罗列，方法或者设备也可能包含其他的步骤或元素。

除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。

在本发明的描述中，需要理解的是，方位词如“前、后、上、下、左、右”、“横向、竖向、垂直、水平”和“顶、底”等所指示的方位或位置关系通常是基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，在未作相反说明的情况下，这些方位词并不指示和暗示所指的装置或元件必须具有特定的方位或者以特定的方位构造和操作，因此不能理解为对本发明保护范围的限制；方位词“内、外”是指相对于各部件本身的轮廓的内外。

为了便于描述，在这里可以使用空间相对术语，如“在……之上”、“在……上方”、“在……上表面”、“上面的”等，用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是，空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如，如果附图中的器件被倒置，则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而，示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位)，并且对这里所使用的空间相对描述作出相应解释。

此外，需要说明的是，使用“第一”、“第二”等词语来限定零部件，仅仅是为了便于对相应零部件进行区别，如没有另行声明，上述词语并没有特殊含义，因此不能理解为对本发明保护范围的限制。此外，尽管本发明中所使用的术语是从公知公用的术语中选择的，但是本发明说明书中所提及的一些术语可能是申请人按他或她的判断来选择的，其详细含义在本文的描述的相关部分中说明。此外，要求不仅仅通过所使用的实际术语，而是还要通过每个术语所蕴含的意义来理解本发明。

实施例1

请参阅图1-3，本实施例提供一种纵向结构VDMOS工艺LVTSCR器件的结构，包括：

第一导电类型的半导体衬底100，及形成在该衬底100上的第一导电类型的半导体外延层110；

第一氧化层20，形成在该外延层110上；

在外延层110上通过光刻、刻蚀第一氧化层20后形成的有源区21，并在有源区21上形成第二氧化层30；

在上述的第二氧化层30上淀积多晶硅，并对多晶硅进行光刻、刻蚀后形成的多晶硅栅60；

利用上述多晶硅栅60的间隔区，在有源区21使用注入、扩散工艺形成第二导电类型的基区111，并在有源区21及多晶硅栅60上形成第三氧化层40；

在上述相同的多晶硅栅60的间隔区，在有源区21使用注入、扩散工艺形成第一导电类型的源区113；

在上述的第二氧化层30及第三氧化层40上淀积形成的第四氧化层50，通过干法刻蚀第四氧化层50及第三氧化层40至有源区21表面，并利用第四氧化层50作为硬掩模刻蚀外延层110形成的接触沟槽61；

在上述接触沟槽61底部通过注入形成的体区112；

在上述多晶硅栅60顶部的第三氧化层40上，使用光刻、刻蚀工艺形成的多晶硅接触孔62；

在上述衬底100背面减薄衬底100，使用薄膜工艺淀积形成的背面介质105；

在上述背面介质105上使用光刻及刻蚀工艺形成的背面第一接触孔101和背面第二接触孔102；

在上述衬底100背面的表面，在上述背面第一接触孔101及背面第二接触孔102内，使用光刻及注入工艺形成的背面第一掺杂区103及背面第二掺杂区104。

实施例2

上述实施例1中一种纵向结构VDMOS工艺LVTSCR器件的结构，其制造方法包括如下步骤：

步骤S1，请参阅图1，在重掺杂第一导电类型的半导体基板硅衬底100上生长一层轻掺杂第一导电类型的外延层110。

步骤S2，请参阅图2，利用热氧工艺，在外延层110上形成第一氧化层20。

优选的，第一氧化层20的厚度根据实际应用中的耐压要求来确定，较佳实施例中，厚度为6000A～10000A。

步骤S3，利用光刻及刻蚀工艺，从第一氧化层20的表面向底部刻蚀至露出外延层110的表面，形成有源区21。

步骤S4，请参阅图3，采用热生长或化学气相沉积等方式，在上述有源区21顶部形成第二氧化层30。

优选的，第二氧化层30的厚度根据实际应用中内嵌MOS管的栅极耐压及阈值电压要求来确定，较佳实施例中，厚度为600A～1400A。

步骤S5，在第二氧化层30上通过薄膜工艺淀积多晶硅，利用光刻及干法刻蚀工艺刻蚀多晶硅，形成多晶硅栅60。

进一步的，多晶硅栅60的间隔及宽度由应用的最大峰值脉冲电流要求来确定。

步骤S6，请参阅图4，在多晶硅栅60的间隔区和有源区21表面，使用光刻、离子注入及扩散工艺形成基区111，在多晶硅栅60的侧壁及顶部形成第三氧化层40。

进一步的，形成所述基区111和第三氧化层40时，利用多晶硅栅60作为硬掩膜。

进一步的，形成所述基区111的步骤S6包括，在多晶硅栅60的间隔区通过离子注入，向所述外延层110注入低浓度的杂质，通过退火扩散至所述有源区21设定位置，形成所述基区111。

优选的，根据器件耐压要求，所述步骤S3至步骤S6可通过相同工艺在有源区21外围另外形成环区。

步骤S7，请参阅图5，在基区111，通过有源区21表面使用离子注入及扩散工艺，形成第一导电类型的源区113；本实施例中，扩散距离差选为0.2um～1um。

进一步的，形成所述源区113时，利用多晶硅栅60作为硬掩膜。

进一步的，形成所述源区113的步骤S7包括，在多晶硅栅60的间隔区通过离子注入，向所述外延层110注入高浓度的杂质，通过退火扩散至所述有源区21设定位置，形成所述源区113。

进一步的，所述基区111与源区113横向扩散距离范围0.4～0.7μm。

步骤S8，请参阅图6，在第二氧化层30与第三氧化层40上，使用薄膜工艺淀积形成第四氧化层50。

步骤S9，请参阅图7，通过干法刻蚀工艺，在第四氧化层50、第二氧化层30及源区113表面形成接触沟槽61。

进一步的，形成接触沟槽61的步骤S9中包括：利用多晶硅栅60侧壁的第三氧化层40和第四氧化层50作为硬掩膜，通过干法刻蚀的各项异性刻蚀第四氧化层50至露出所述有源区21的表面，保留多晶硅栅60侧壁和顶部的第三氧化层40，以及侧壁的第四氧化层50。

进一步的，接触沟槽61深度大于源区113深度，深度差为0.1um～0.5um。

步骤S10，利用干法刻蚀、注入及扩散工艺，在接触沟槽61底部形成第二导电类型的体区112。

步骤S11，请参阅图8，使用光刻及刻蚀工艺，在多晶硅栅60顶部以及第三氧化层40内形成多晶硅接触孔62。

优选的，所述有源区21的元胞包含多晶硅栅60、基区111、体区112、多晶硅接触孔62、接触沟槽61、第三氧化层40及第四氧化层50，为纵向结构且呈条形平行状分布。

步骤S12，请参阅图9，使用减薄工艺减薄衬底100，在减薄后的衬底100背面使用薄膜工艺淀积形成背面介质105。

优选的，减薄衬底100时根据所述衬底100的实际厚度规格确定。

步骤S13，使用双面光刻及刻蚀工艺，在背面介质105内及衬底100背面的表面形成背面第一接触孔101及背面第二接触孔102。

步骤S14，请参阅图10，在上述背面接触孔内，使用光刻、注入及快速退火工艺，形成第一导电类型的背面第一掺杂区103和第二导电类型的背面第二掺杂区104。

进一步的，所述第一导电类型为N型或P型，所述第二导电类型为N型或P型的另一个。

步骤S15，请参阅图11，所述接触沟槽61和所述多晶硅接触孔62通过金属连线，形成第一电极91，所述背面第一接触孔101和所述背面第二接触孔102通过金属连线，形成第二电极92。

进一步的，若所述第一导电类型为N型，第二导电类型为P型，则第一电极91为阴极，第二电极92为阳极；相反的，若所述第一导电类型为P型，第二导电类型为N型，则第一电极91为阳极，第二电极92为阴极。

上文已对基本概念做了描述，显然，对于本领域技术人员来说，上述发明披露仅仅作为示例，而并不构成对本发明的限定。虽然此处并没有明确说明，本领域技术人员可能会对本发明进行各种修改、改进和修正。该类修改、改进和修正在本发明中被建议，所以该类修改、改进、修正仍属于本发明示范实施例的精神和范围。

同时，本发明使用了特定词语来描述本发明的实施例。如“一个实施例”、“一实施例”、和/或“一些实施例”意指与本发明至少一个实施例相关的某一特征、结构或特点。因此，应强调并注意的是，本说明书中在不同位置两次或多次提及的“一实施例”或“一个实施例”或“一替代性实施例”并不一定是指同一实施例。此外，本发明的一个或多个实施例中的某些特征、结构或特点可以进行适当的组合。

同理，应当注意的是，为了简化本发明披露的表述，从而帮助对一个或多个发明实施例的理解，前文对本发明实施例的描述中，有时会将多种特征归并至一个实施例、附图或对其的描述中。但是，这种披露方法并不意味着本发明对象所需要的特征比权利要求中提及的特征多。实际上，实施例的特征要少于上述披露的单个实施例的全部特征。

一些实施例中使用了描述成分、属性数量的数字，应当理解的是，此类用于实施例描述的数字，在一些示例中使用了修饰词“大约”、“近似”或“大体上”来修饰。除非另外说明，“大约”、“近似”或“大体上”表明所述数字允许有±20％的变化。相应地，在一些实施例中，说明书和权利要求中使用的数值参数均为近似值，该近似值根据个别实施例所需特点可以发生改变。在一些实施例中，数值参数应考虑规定的有效数位并采用一般位数保留的方法。尽管本发明一些实施例中用于确认其范围广度的数值域和参数为近似值，在具体实施例中，此类数值的设定在可行范围内尽可能精确。

虽然本发明已参照当前的具体实施例来描述，但是本技术领域中的普通技术人员应当认识到，以上的实施例仅是用来说明本发明，在没有脱离本发明精神的情况下还可作出各种等效的变化或替换，因此，只要在本发明的实质精神范围内对上述实施例的变化、变型都将落在本发明的权利要求书的范围内。