导电互连件和形成导电互连件的方法

摘要

本公开涉及导电互连件和形成导电互连件的方法。一些实施例包含一种形成集成式组合件的方法。形成包含延伸穿过绝缘块体的导电柱的布置。使所述导电柱的上表面凹入以形成腔。在所述腔内形成绝缘衬圈以为所述腔的外部横向周边加衬。所述导电柱的凹入表面在所述经加衬腔的底部暴露。在所述绝缘块体上方形成导电阔区。所述导电阔区的一部分延伸到所述腔中并且配置为互连件。将所述导电阔区图案化成多个导电结构。所述导电结构中的一个包含所述互连件。

说明书

技术领域

本发明涉及集成式组合件、存储器阵列、导电互连件和形成导电互连件的方法。

背景技术

存储器通常并入到集成电路系统中。存储器可用于例如用于存储数据的计算机系统中。

存储器可提供为大型存储器单元阵列。可跨所述阵列提供字线(存取线)和位线(数字线、感测线)，使得可通过字线和位线的组合唯一地定址个别存储器单元。

导电互连件可用以将来自下部层级的电路系统电耦合到上部层级的电路系统；且在一些实施例中，可用于将字线与控制电路系统(例如，驱动器电路系统)耦合和/或用于将位线与感测电路系统(例如，感测放大器电路系统)耦合。

集成电路制作的持续目标是增加集成水平(即，将电路系统按比例缩放到较小尺寸)。字线和位线可在具有增加的集成水平的存储器阵列上变得越来越紧凑。

在增加存储器的集成水平时遇到困难，原因在于越来越难以恰当地连接到字线和位线。期望开发适用于连接到字线和位线的新导电互连件，以及制造这类互连件的新方法。也可能期望适用于连接到除字线和位线以外的紧凑集成电路组件的新导电互连件。

参考图1-4描述电连接到字线和位线时遇到的困难的实例。

参考图1A和1B，组合件300包含延伸穿过绝缘块体304的电互连件302。电互连件将下部导电结构306与上部导电结构308b耦合。上部导电结构308b示出为数个类似导电线308中的一个(其它导电线标记为308a和308c)。导电线308可为字线或位线。

电互连件302示出为包括横向环绕导电芯312的导电衬里310。衬里310可包括金属氮化物(例如，氮化钛或氮化钨)，且导电芯312可包括金属(例如，钨)。可设置衬里310以增强用于导电芯312的金属的粘附性和/或在导电芯312的金属的沉积/生长期间提供晶种层。

图1A和1B展示其中仅中心线308b与互连件302电耦合的所要布置。然而，随着增加的集成水平可出现导致导电线308a和308c中的一个或两个与互连件302短接的问题。举例来说，图2A和2B展示处于存在问题的布置中的组合件300，其中线308c短接到互连件302(这类短接发生在图2B中示出的所说明区314中)。所述短接可由线308c的未对准(如所示)产生和/或由互连件302的未对准产生。

期望减少或防止参考图2A和2B描述的难以解决的短接问题。

可能需要在导电线308b和核心312之间存在显著重叠，如此与其中重叠主要是与衬里310而非与核心312的配置相比可减小电阻。图3示出处于所要布置中的互连件302的俯视图，其中核心312是互连件302的上表面的绝大部分。图3的布置提供(图1A中示出的)在核心312和导电线308b之间显著重叠的机会。然而，在实践中，312可具有显著不同的配置，如图4中所示。具体地，核心可最终成为沿着互连件302的上表面的窄区。这样可减小核心312和导电线308b之间的所要重叠，产生存在问题的电阻。而且，图4的配置可跨与集成式布置(例如，存储器阵列)相关联的互连件变化，导致跨集成式布置的各个互连件的非所要的电阻不均匀性。

期望开发改进的架构，其中导电线(例如，308b)和下方互连件(例如，302)之间的接触件跨集成式布置是一致的，并且具有所要低电阻。

发明内容

本公开的一实施例提供一种形成集成式组合件的方法，其包括：形成包含延伸穿过绝缘块体的导电柱的布置；使所述导电柱的上表面凹入以形成腔；在所述腔内形成绝缘衬圈以为所述腔的外部横向周边加衬，所述导电柱的凹入表面在所述经加衬腔的底部暴露；在所述绝缘块体上方形成导电阔区，所述导电阔区的一部分延伸到所述腔中并且配置为竖直延伸的互连件；和将所述导电阔区图案化成多个导电结构；所述导电结构中的一个包含所述竖直延伸的互连件。

本公开的另一实施例提供一种形成集成式组合件的方法，其包括：形成延伸穿过绝缘块体以到达第一导电结构的上表面的开口；在所述开口内形成与所述第一导电结构的所述上表面电接触的导电插塞；大体平面表面跨所述绝缘块体和所述导电插塞延伸；使所述导电插塞凹入以在所述导电插塞的剩余部分上方形成腔；在所述腔内形成绝缘间隔件以使所述腔变窄，所述导电插塞的上表面在所述变窄腔的底部暴露；在所述绝缘块体上方形成导电阔区，所述导电阔区的一部分延伸到所述腔中并且配置为竖直延伸的互连件；和将所述导电阔区图案化成多个第二导电结构；所述第二导电结构中的一个包含所述竖直延伸的互连件并且通过所述导电插塞和所述竖直延伸的互连件电耦合到所述第一导电结构。

本公开的又一实施例提供一种形成集成式组合件的方法，其包括：形成延伸穿过绝缘块体以到达第一导电结构的上表面的开口；在所述开口内形成衬里材料以为所述开口的侧壁加衬；在所述开口内并且沿着所述开口的所述经加衬侧壁形成芯材料；形成跨所述绝缘块体、所述衬里材料和所述芯材料延伸的大体平面表面；使所述芯材料和所述衬里材料的至少一部分凹入以在所述芯材料的剩余部分上方形成腔；在所述腔内形成绝缘间隔件以使所述腔变窄，所述芯材料的上表面在所述变窄腔的底部暴露；在所述绝缘块体上方形成导电阔区，所述导电阔区的一部分延伸到所述腔中并且配置为竖直延伸的互连件；和将所述导电阔区图案化成多个第二导电结构；所述第二导电结构中的一个包含所述竖直延伸的互连件并且通过所述芯材料和所述竖直延伸的互连件电耦合到所述第一导电结构。

附图说明

图1A和1B是现有技术集成式组合件的区的示意性横截面侧视图和示意性俯视图。图1A的视图是沿着图1B的线A-A。

图2A和2B是另一现有技术集成式组合件的区的示意性横截面侧视图和示意性俯视图。图2A的视图是沿着图2B的线A-A。

图3和4是现有技术集成式组合件的区的示意性俯视图。

图5-9是实例方法的依序处理阶段处的集成式组合件的区的示意性横截面侧视图。

图9A是图9的集成式组合件的区的示意性俯视图。图9的视图是沿着图9A的线A-A。

图10-12是实例方法的依序处理阶段处的集成式组合件的区的示意性横截面侧视图。图10的处理阶段可在图9的处理阶段之后。

图12A是图12的集成式组合件的区的示意性俯视图。图12的视图是沿着图12A的线A-A。

图13和14是实例方法的依序处理阶段处的集成式组合件的区的示意性横截面侧视图。图13的处理阶段可在图12的处理阶段之后。

图14A是图14的集成式组合件的区的示意性俯视图。图14的视图是沿着图14A的线A-A。

图15-17是实例方法的依序处理阶段处的集成式组合件的区的示意性横截面侧视图。图15的处理阶段可在图9的处理阶段之后。

图17A是图17的集成式组合件的区的示意性俯视图。图17的视图是沿着图17A的线A-A。

图18-20是实例方法的依序处理阶段处的集成式组合件的区的示意性横截面侧视图。图18的处理阶段可在图9的处理阶段之后。

图20A是图20的集成式组合件的区的示意性俯视图。图20的视图是沿着图20A的线A-A。

图21是实例存储器阵列的区的示意图。

具体实施方式

一些实施例包含形成导电互连件的方法。所述导电互连件可用于例如将导电线(例如，字线、数字线等)与下方逻辑电路系统(例如，字线驱动器电路系统、感测放大器电路系统等)耦合。参考图5-21描述实例实施例。

参考图5，组合件10包含导电结构14上方的绝缘块体12。

绝缘块体12包括绝缘材料16。这类绝缘材料可包括任何适当的组成物；且在一些实施例中，可包括二氧化硅、氮化硅、氧化铝、氧化铪等，主要由二氧化硅、氮化硅、氧化铝、氧化铪等组成物，或由二氧化硅、氮化硅、氧化铝、氧化铪等成。

导电结构14包括导电材料18。材料18可包括任何适合的导电组成物；例如各种金属(例如，钛、钨、钴、镍、铂、钌等)、含金属组成物(例如，金属硅化物、金属氮化物、金属碳化物等)和/或导电掺杂半导体材料(例如，导电掺杂硅、导电掺杂锗等)中的一或多个。在一些实施例中，材料18可包括铜(Cu)、银(Ag)、铝(Al)、钨(W)、铂(Pt)、钯(Pd)、导电掺杂硅、金属氮化物、金属硅化物等中的一或多个。

导电结构14可以被称作将其与在后续处理阶段形成的其它导电结构区分开的第一导电结构。

导电结构14可与逻辑电路系统(未示出)电耦合；所述逻辑电路系统例如字线驱动器电路系统和感测放大器电路系统中的一个或两个。逻辑电路系统可包括CMOS，并且可处于导电结构14下方。在一些实施例中，导电结构14可由基底(未示出)支撑，且逻辑电路系统可处于这类基底上方并且处于导电结构14下方。

基底可包括半导体材料；并且可能例如包括单晶硅、基本上由单晶硅组成或由单晶硅组成。基底可被称为半导体衬底。术语“半导体衬底”是指任何包括半导体材料的构造，包含但不限于块体半导体材料，例如(单独或在包括其它材料的组合件中的)半导体晶片，以及(单独或在包括其它材料的组合件中的)半导体材料层。术语“衬底”是指任何支撑结构，包含但不限于上文描述的半导体衬底。在一些应用中，基底可对应于含有与集成电路制造相关联的一或多种材料的半导体衬底。这类材料可包含例如耐火金属材料、阻隔材料、扩散材料、绝缘体材料等中的一或多种。

参考图6，形成延伸穿过绝缘块体12以到达导电结构14的上部表面15的开口20。开口20具有侧壁21。侧壁21示出为略具锥形。在其它实施例中，侧壁21可更具锥形、更不具锥形或甚至并非锥形。而且，虽然侧壁示出为竖直，但在其它实施例中，侧壁的至少一些区可弯曲。

在所说明的实施例中，开口20停止于导电结构14的顶表面15处。在其它实施例中，开口20可穿透到导电结构14中。

参考图7，导电衬里材料22形成于块体12上方和开口20内。衬里材料22为开口20的侧壁21加衬。

衬里材料22可包括任何适当的组成物。举例来说，衬里材料22可包括金属氮化物、金属硅化物和金属碳化物中的一或多个，主要由金属氮化物、金属硅化物和金属碳化物中的一或多个组成，或由金属氮化物、金属硅化物和金属碳化物中的一或多个组成。在一些实施例中，衬里材料22可包括氮化钨和氮化钛中的一个或两个。

参考图8，在开口20内并且沿着加衬侧壁21形成导电芯材料24。

导电芯材料24可包括任何适当的导电组成物；例如各种金属(例如，钛、钨、钴、镍、铂、钌等)、含金属组成物(例如，金属硅化物、金属氮化物、金属碳化物等)和/或导电掺杂半导体材料(例如，导电掺杂硅、导电掺杂锗等)中的一或多个。在一些实施例中，导电芯材料24可包括一或多种金属，主要由一或多种金属组成，或由一或多种金属组成。举例来说，导电芯材料24可包括钨，主要由钨组成，或由钨组成。

衬里材料22可用以增强芯材料24的粘附性和/或可用作晶种层以促进芯材料24在这类芯材料的沉积期间的生长。

在所说明的实施例中，衬里材料22是单一均匀组成物，且芯材料24也是单一均匀组成物。在其它实施例中，衬里材料22可包括两种或更多种不同组成物的层合物，且/或芯材料24可包括两种或更多种不同组成物的层合物。

参考图9，组合件10经历平面化(例如，化学机械抛光，CMP)以形成跨绝缘块体12、衬里材料22和芯材料24延伸的大体平面表面25。表面25被称为“大体平面”以指示所述表面在合理的制作和测量公差内是平面的。

大体平面表面25的形成从绝缘块体12上方移除多余材料22和24，将剩余的衬里材料22图案化成开口20内的导电衬里26，并且将剩余的芯材料24图案化成开口内的导电芯结构(导电插塞)28。如图9A的俯视图中所示，衬里26横向环绕核心结构28的外周表面(外周边)27。

衬里26和核心结构28一起形成构造(导电柱)30。这类构造沿着图9的横截面具有宽度(水平尺寸)W

导电柱30具有高度(竖直尺寸)H。这类高度可在例如从约100nm到约500nm的范围内。

导电柱30可被视为包括衬里26以作为向上敞开的导电容器29，并且在这类向上敞开的导电容器内包括导电插塞28。导电插塞28通过导电容器29的导电材料22与导电结构14电耦合。

参考图10，导电柱30的上表面凹入以形成腔40。导电柱30的凹入上表面42是沿着腔40的底部。在所说明的实施例中，在腔40的形成期间还蚀刻衬里26。

可通过任何适当的蚀刻形成腔40。在一些实施例中，芯材料24包括钨，且衬里材料22包括氮化钛和氮化钨中的一个或两个。在这类实施例中，用以形成腔40的蚀刻可利用含氨蚀刻剂进行湿式蚀刻。替代地，所述蚀刻可利用CF、BCl和O中的一或多个进行干式蚀刻；其中化学式指示主要成分而非特定化学计量。

腔40可形成到任何适当的深度D，且在一些实施例中，这类深度可包括从图9中示出的原始高度H的约5％到约40％的范围内的尺寸。替代地，图9的高度H可被视为第一竖直尺寸，且柱30可被视为在图10的处理阶段具有到凹入上表面42的第二竖直尺寸V

在一些实施例中，腔40可被视为移除导电插塞28(芯材料24)的一部分以留下导电插塞28(芯材料24)的处于腔40下方的剩余部分。

凹入表面42沿着图10的横截面具有侧向尺寸(宽度)W

参考图11，绝缘材料46的层44形成于绝缘块体12上方和腔40内。绝缘材料46可包括任何适当的组成物。在一些实施例中，绝缘材料46可包括一或多种氧化物(例如，氧化铝、氧化铪、氧化锆、二氧化硅等)，主要由一或多种氧化物(例如，氧化铝、氧化铪、氧化锆、二氧化硅等)组成，或由一或多种氧化物(例如，氧化铝、氧化铪、氧化锆、二氧化硅等)组成。在一些实施例中，绝缘材料46可包括二氧化硅和氮化硅中的一个或两个，主要由二氧化硅和氮化硅中的一个或两个组成，或由二氧化硅和氮化硅中的一个或两个组成。

可利用任何适当的方法沉积绝缘材料46。在一些实施例中，可利用原子层沉积(ALD)和化学气相沉积(CVD)中的一个或两个沉积绝缘材料46以沿着腔40的外围表面达成材料46的所要保形加衬。在一些实施例中，绝缘材料46可包括最初利用原硅酸四乙酯(TEOS)的CVD沉积的二氧化硅。

材料46可具有任何适当的厚度T。在一些实施例中，这类厚度可在约2nm到约20nm的范围内。

参考图12，各向异性地蚀刻材料46是以将这类材料图案化成腔40内的间隔件(衬圈)48。间隔件为腔40的外部横向周边加衬。在经加衬腔的底部暴露凹入表面42的区50。在一些实施例中，间隔件48可被视为使腔40变窄，且区50可被视为插塞28的上表面的在变窄腔的底部被暴露的部分。

可通过任何适当的处理各向异性地蚀刻材料46。在一些实施例中，材料46可包括二氧化硅并且可利用Cf、BCl和O中的一或多个经干式蚀刻，其中化学式指示主要成分而非特定化学计量。

图12A示出图12的处理阶段处的组合件10的俯视图。间隔件(衬圈)48示出为横向环绕插塞28的暴露区50。在所说明的实施例中，衬里26的一部分沿着间隔件46的外周表面保持暴露。换句话说，衬里材料22的区不被绝缘间隔件48覆盖。

参考图13，导电阔区52形成于绝缘块体12上方。导电阔区的一部分延伸到腔40中。这类部分被配置成竖直延伸的互连件54。在所说明的实施例中，竖直延伸的互连件54的底表面55直接抵靠导电插塞28的上表面42。

竖直延伸的互连件54的最下部部分(即，直接抵靠插塞28的上表面42的部分)沿着图13的横截面具有水平尺寸(宽度)W

阔区52包括导电材料56。这类导电材料可包括任何适当的导电组成物；例如各种金属(例如，钛、钨、钴、镍、铂、钌等)、含金属组成物(例如，金属硅化物、金属氮化物、金属碳化物等)和/或导电掺杂半导体材料(例如，导电掺杂硅、导电掺杂锗等)中的一或多个。

参考图14，导电阔区52图案化成导电结构58。所说明的导电结构标记为58a、58b和58c，使得其可相对于彼此区分开。

中心导电结构58b包含竖直延伸的互连件54。在一些实施例中，导电结构58b可以被称作第二导电结构。这类第二导电结构通过包含导电插塞28(芯材料24)和竖直延伸的互连件54的连接而电耦合到第一导电结构14。

导电结构58b沿着图14的横截面具有宽度(水平尺寸)W

图14的柱30可被视为对应于导电互连件60，且结构58可被视为对应于字线或位线。导电互连件60可用于将结构58b耦合到逻辑电路系统62。在所说明的实施例中，这类逻辑电路系统在结构58下方，并且可在包括结构58的存储器阵列下方。在其它实施例中，逻辑电路系统62中的至少一些可处于其它方位中；例如，在存储器阵列的横向外侧，在存储器阵列上方等。逻辑电路系统62可包含CMOS。在一些实施例中，结构58可对应于位线，且逻辑电路系统62可包括与这类位线耦合的感测放大器电路系统。在一些实施例中，结构58可对应于字线，且逻辑电路系统62可包括与这类字线耦合的字线驱动器电路系统。

逻辑电路系统62示出为受基底64支撑。基底64可对应于半导体衬底，且在一些实施例中，可包括单晶硅。

在基底64和导电结构14之间设置间隙以指示在基底64和导电结构14之间可设置其它材料和/或组件。

图14的配置有利地通过竖直延伸的互连件54将组件58b耦合到导电插塞28(芯材料24)。互连件54可表示跨组合件形成的大量大体相同的互连件；其中术语“大体相同”意指在合理的制作和测量公差内相同。互连件54和芯材料24之间的界面61可具有所要低电阻，条件是材料56和24兼容以达成这类低电阻。在一些实施例中，材料24和56的组成物可彼此相同(例如，两者均可包括钨)。界面61可表示跨组合件10形成的大量大体相同界面。组合件10的界面61可以高均匀性制造以使得所有界面上的电阻大体相同，这相对于常规装置可改进根据本文中所描述的实施例形成的装置的性能。

图14A示出图14的组合件10的俯视图。结构58示出为跨组合件的区延伸的线(例如，字线、位线等)。线58b处于互连件54上方(其中这类互连件在图14A中以虚线视图展示以指示其处于大部分线58b下方)。

衬里26的导电材料22环绕绝缘间隔件48的周边。这可适于一些实施例。在其它实施例中，暴露的衬里26可存在问题，原因在于在存在上文参考图2B描述的类型的未对准的情况下可短接到相邻线(58a或58c)。在一些实施例中，可通过形成在整个衬里材料22上方延伸的间隔件48，消除衬里材料22的暴露区。参考图15-17描述这类实施例的实例。

参考图15，示出可在图9的处理阶段之后的处理阶段处的组合件10。图15的处理阶段类似于图10的处理阶段，不同之处在于衬里材料22在图15的处理阶段更完全地凹入。因此，衬里材料22的上表面27凹入到绝缘块体16的上表面17下方。

参考图16，通过类似于上文参考图11和12所描述的处理的处理形成间隔件(衬圈)48。间隔件48处于衬里26的凹入上表面27上方。因此，衬里26不沿着组合件10的顶部暴露。

参考图17，通过类似于上文参考图13和14所描述的处理的处理形成导电结构58。图17A示出图17的组合件10的俯视图。图17A的组合件类似于图14A的组合件，不同之处在于在图17A的处理阶段不暴露衬里26的上表面。这可减少在结构58a-c中的一或多个无意中不对准的情况下存在问题的短接。

图18-20展示类似于图15-17的处理的处理，不同之处在于在图18的处理阶段，衬里材料22完全凹入(即，衬里材料22和芯材料24凹入到大约相等水平)。图20A示出图20的组合件10的俯视图。图20A的组合件类似于图17A的组合件。

图10和15的实施例展示衬里材料22的凹入小于芯材料24的凹入，且图18的实施例示出衬里材料22凹入到与芯材料24大约相同程度。在其它实施例(未示出)中，衬里材料22的凹入可大于芯材料24的凹入。

在一些实施例中，结构58a-c可为跨存储器阵列延伸的字线或位线。参考图21描述实例存储器阵列70。存储器阵列包含沿着阵列的列延伸的数字线(位线)DL1-DL4，并且包含沿着阵列的行延伸的字线WL1-WL4。存储器单元68通过字线和数字线定址；其中每一存储器单元通过包括字线中的一个和数字线中的一个的组合唯一地定址。存储器单元可为动态随机存取存储器(DRAM)单元或任何其它合适的存储器单元。如果存储器单元是DRAM单元，那么存储器单元中的每一个可包括一个晶体管和一个电容器，或可包括晶体管和电容器的任何其它合适的组合。图21的存储器阵列可被视为大体上表示任何适当的存储器阵列，包含例如三维交叉点存储器阵列。

字线(例如WL1)示出为与字线驱动器电路系统(指示为字线驱动器)耦合，且数字线(例如，DL1)示出为与感测放大器电路系统(指示为感测放大器)耦合。字线驱动器电路系统和感测放大器电路系统可处于图14、17和20的逻辑电路系统62内。字线驱动器电路系统的至少一些部分和/或感测放大器电路系统的至少一些部分可处于存储器阵列70的存储器单元68正下方。

上文所论述的组合件和结构可以在集成电路内使用(术语“集成电路”指由半导体衬底支撑的电子电路)；并且可并入到电子系统中。这类电子系统可用于例如存储器模块、装置驱动器、功率模块、通信调制解调器、处理器模块和专用模块中，且可包含多层、多芯片模块。电子系统可以是以下广泛范围的系统中的任一个：例如摄像机、无线装置、显示器、芯片组、机顶盒、游戏、照明、交通工具、时钟、电视、蜂窝电话、个人计算机、汽车、工业控制系统、飞机等。

除非另外指定，否则本文中所描述的各种材料、物质、组成物等可通过现在已知或待开发的任何合适的方法形成，所述方法包含例如原子层沉积(ALD)、化学气相沉积(CVD)、物理气相沉积(PVD)等。

术语“电介质”和“绝缘”可用于描述具有绝缘电性质的材料。所述术语在本公开中视为同义的。在一些情况下术语“介电”和在其它情况下术语“绝缘”(或“电绝缘”)可用于在此公开内提供语言变化以简化以下权利要求书内的前提基础，而非用于指示任何显著化学或电学差异。

术语“电连接”和“电耦合”均可用于本公开中。所述术语被视为同义的。在一些例子中利用一个术语且在其它例子中利用另一术语可能是为了在本公开内提供语言变化以简化所附权利要求书内的前提基础。

图式中的各种实施例的特定定向仅出于说明的目的，且在一些应用中，实施例可相对于所展示的定向旋转。本文所提供的描述和所附权利要求书涉及各种特征之间具有所描述关系的任何结构，不管结构是处于各图的特定定向还是相对于这类定向旋转。

除非另外规定，否则随附说明的横截面视图仅示出横截面平面内的特征而不示出横截面平面后方的材料，以便简化图式。

当结构被称作“在另一结构上”、“与另一结构相邻”或“抵靠另一结构”时，所述结构可直接在所述另一结构上或还可能存在中介结构。相比之下，当结构被称作“直接”在另一结构“上”、“直接邻近”或“直接抵靠”另一结构时，不存在中介结构。术语“正下方”、“正上方”等并不指示直接物理接触(除非以其它方式明确地陈述)，而是替代地指示直立对齐。

结构(例如，层、材料等)可以被称作“竖直延伸”以指示所述结构大体从下伏基底(例如，衬底)向上延伸。竖直延伸的结构可相对于或可不相对于基底的上表面基本上正交延伸。

一些实施例包含一种形成集成式组合件的方法。形成包含延伸穿过绝缘块体的导电柱的布置。使所述导电柱的上表面凹入以形成腔。在所述腔内形成绝缘衬圈以为所述腔的外部横向周边加衬。所述导电柱的凹入表面在所述经加衬腔的底部暴露。在所述绝缘块体上方形成导电阔区。所述导电阔区的一部分延伸到所述腔中并且配置为竖直延伸的互连件。将所述导电阔区图案化成多个导电结构。所述导电结构中的一个包含所述竖直延伸的互连件。

一些实施例包含一种形成集成式组合件的方法。形成延伸穿过绝缘块体以到达第一导电结构的上表面的开口。在所述开口内形成与所述第一导电结构的所述上表面电接触的导电插塞。大体平面表面跨所述绝缘块体和所述导电插塞延伸。使所述导电插塞凹入以在所述导电插塞的剩余部分上方形成腔。在所述腔内形成绝缘间隔件以使所述腔变窄。所述导电插塞的上表面在所述变窄腔的底部暴露。在所述绝缘块体上方形成导电阔区。所述导电阔区的一部分延伸到所述腔中并且配置为竖直延伸的互连件。将所述导电阔区图案化成多个第二导电结构。所述第二导电结构中的一个包含所述竖直延伸的互连件并且通过所述导电插塞和所述竖直延伸的互连件电耦合到所述第一导电结构。

一些实施例包含一种形成集成式组合件的方法。形成延伸穿过绝缘块体以到达第一导电结构的上表面的开口。在所述开口内形成衬里材料以为所述开口的侧壁加衬。在所述开口内并且沿着所述开口的所述经加衬侧壁形成芯材料。大体平面表面跨所述绝缘块体、所述衬里材料和所述芯材料延伸。使所述芯材料和所述衬里材料的至少一部分凹入以在所述芯材料的剩余部分上方形成腔。在所述腔内形成绝缘间隔件以使所述腔变窄。所述芯材料的上表面在所述变窄腔的底部暴露。在所述绝缘块体上方形成导电阔区。所述导电阔区的一部分延伸到所述腔中并且配置为竖直延伸的互连件。将所述导电阔区图案化成多个第二导电结构。所述第二导电结构中的一个包含所述竖直延伸的互连件并且通过所述芯材料和所述竖直延伸的互连件电耦合到所述第一导电结构。

根据规定，已经以就结构和方法特征来说更具体或更不具体的语言描述了本文中所公开的标的物。然而，应理解，权利要求书不限于所展示和描述的特定特征，因为本文中所公开的装置包括实例实施例。因此，权利要求书具有如书面所说明的整个范围，且应根据等效物原则恰当地进行解释。