导电互连件及形成导电互连件的方法

摘要

本申请案涉及导电互连件及形成导电互连件的方法。一些实施例包含一种集成组合件，其具有在第一导电结构上方且与所述第一导电结构耦合的互连件。所述互连件包含导电芯。所述导电芯具有细长的上部区域和较宽的下部区域。上部区域在台阶处接合到下部区域。衬垫横向围绕所述导电芯的所述下部区域。衬垫具有上表面，其与台阶大体上共面。绝缘轴环在台阶的上表面和衬垫的上表面两者上方且直接抵靠所述两者。所述绝缘轴环横向围绕所述细长部分且直接接触所述细长部分。第二导电结构在所述绝缘轴环的区域上方且直接抵靠所述区域，且在所述细长部分的上表面上方且直接抵靠所述上表面。一些实施例包含形成集成组合件的方法。

说明书

技术领域

本发明涉及集成组合件、存储器阵列、导电互连件及形成导电互连件的方法。

背景技术

存储器通常并入集成电路中。存储器可在(例如)计算机系统中用于存储数据。

存储器可经提供为大型存储器单元阵列。可跨整个阵列提供字线(存取线)和位线(数字线、感测线)，使得个别存储器单元可通过字线与位线的组合唯一地寻址。

导电互连件可用于将来自低层级的电路系统电耦合到高层级的电路系统；且在一些实施例中，可用于将字线与控制电路系统(例如，驱动器电路)耦合及/或用于将位线与感测电路系统(例如，感测放大器电路)耦合。

集成电路制造的持续目标是提高集成度(即，将电路系统按比例缩放到更小的尺寸)。随着集成度提高，字线和位线可跨整个存储器阵列日益紧密地封装。

在提高存储器的集成度时遇到困难，因为与字线和位线建立适当的连接越来越难。希望开发适合于与字线和位线进行连接的新的导电互连件，以及制造此类互连件的新方法。也可希望新的导电互连件适合于与除字线和位线以外的紧密封装的集成电路组件进行连接。

参考图1A、1B、2A和2B描述与字线和位线进行电连接所涉及到的困难的实例。

参考图1A和1B，组合件300包含延伸穿过绝缘块304的电互连件302。电互连件将下部导电结构306与上部导电结构308b耦合。上部导电结构308b展示为若干类似导电线308中的一者(其中其它导电线标记为308a及308c)。导电线308可为字线或位线。

电互连件302展示为包括导电衬垫310，其横向围绕导电芯312。衬垫310可包括金属氮化物(例如，氮化钛或氮化钨)，且导电芯312可包括金属(例如，钨)。可提供衬垫310以增强导电芯312的金属与块304的绝缘材料之间的粘合及/或在导电芯312的金属的沉积期间提供晶种层。

图1A及1B展示其中仅中心线308b与互连件302电耦合的期望布置。但是，随着集成度的提高，可出现导致导电线308a和308c中的一者或两者与互连件302短接的问题。例如，图2A及2B展示处于问题布置中的组合件300，其中线308c短接到互连件302(其中此短接出现在图2B中展示的经说明区域314中)。短接可来源于线308c的错位(如展示)及/或来源于互连件302的错位。

希望缓解或防止参考图2A和2B描述的成问题的短接问题。

发明内容

在一方面中，本发明涉及一种集成组合件，其包括：第一导电结构；互连件，其在所述第一导电结构上方且与所述第一导电结构电耦合；所述互连件包含包括导电芯材料的导电芯结构；所述导电芯结构沿着横截面具有包含所述导电芯材料的细长部分的上部区域和包含所述导电芯材料的较宽部分的下部区域；所述上部区域在台阶处接合到所述下部区域；衬垫，其横向围绕所述导电芯结构的所述下部区域；所述衬垫具有与所述台阶大体上共面的上表面；绝缘轴环，其在所述台阶的上表面和所述衬垫的所述上表面两者上方且直接抵靠所述两者；所述绝缘轴环横向围绕所述导电芯材料的所述细长部分且直接接触所述部分；及第二导电结构，其在所述绝缘轴环的区域上方且直接抵靠所述区域，且在所述导电芯材料的所述细长部分的上表面上方且直接抵靠所述上表面。

在另一方面中，本发明涉及一种集成组合件，其包括：第一导电结构，其与逻辑电路系统电耦合；第二导电结构，其在所述第一导电结构上方且与所述第一导电结构电耦合；所述第二导电结构沿着横截面具有上部较窄区域和下部较宽区域；所述上部较窄区域在台阶处接合到所述下部较宽区域；导电轴环，其横向围绕所述第二导电结构的所述下部较宽区域；绝缘轴环，其横向围绕所述第二导电结构的所述上部较窄区域；所述绝缘轴环的下表面沿着所述台阶的上表面且沿着所述导电轴环的上表面；及第三导电结构，其跨所述绝缘轴环的区域延伸且跨所述第二导电结构的所述上部较窄区域的上表面延伸；所述第三导电结构通过所述第二导电结构与所述第一导电结构电耦合，且是字线或数字线。

在再一方面中，本发明涉及一种形成集成组合件的方法，其包括：形成延伸穿过绝缘块到第一导电结构的上表面的开口；在所述开口内形成衬垫材料以给所述开口的侧壁加衬垫；在所述开口内且沿着所述开口的所述经垫衬侧壁形成芯材料；形成跨所述绝缘块、所述衬垫材料及所述芯材料延伸的第一大体上平坦表面；所述第一大体上平坦的表面的所述形成将所述开口内的所述芯材料图案化为芯结构，且将所述开口内的所述衬垫材料图案化为衬垫，所述衬垫横向围绕所述芯结构的外围；移除所述衬垫的上部部分以形成围绕所述芯结构的上部区域的缘沟；所述衬垫的下部部分保留为所述缘沟下方的第一轴环且横向围绕所述芯结构的下部区域；使所述芯结构的所述上部区域的横向宽度减小，以将所述上部区域转换为所述芯结构的细长区域；所述芯结构的所述下部区域是所述芯结构的较宽区域且在台阶处接合到所述芯结构的所述细长区域；在所述芯结构的所述细长区域上方且在所述缘沟内形成绝缘材料；形成跨所述绝缘材料、所述绝缘块和所述芯结构的所述细长区域的上表面延伸的第二大体上平坦表面；所述第二大体上平坦的表面的所述形成将所述绝缘材料图案化为绝缘轴环，所述绝缘轴环横向围绕所述芯结构的所述细长区域；及直接抵靠所述芯结构的所述细长区域的所述上表面形成第二导电结构。

附图说明

图1A和1B是现有技术集成组合件的区域的图解横截面侧视图和图解俯视图。图1A的视图沿着图1B的线A-A。

图2A和2B是另一现有技术集成组合件的区域的图解横截面侧视图和图解俯视图。图2A的视图沿着图2B的线A-A。

图3到6是在实例方法的循序过程阶段的集成组合件的区域的图解横截面侧视图。

图6A是图6的集成组合件的图解俯视图。图6的视图沿着图6A的线6-6。

图7到10是在实例方法的循序过程阶段的集成组合件的区域的图解横截面侧视图。图7的过程阶段可接在图6的过程阶段后面。

图10A是图10的集成组合件的图解俯视图。图10的视图沿着图10A的线10-10。

图10B是在图10A的过程阶段之后的过程阶段的图10A的集成组合件的区域的图解俯视图。

图11是在实例方法的实例过程阶段的集成组合件的区域的图解横截面侧视图。图11的过程阶段可接在图9的过程阶段后面。

图12是在实例方法的实例过程阶段的集成组合件的区域的图解横截面侧视图。图12的过程阶段可接在图7的过程阶段后面。

图13是在实例方法的实例过程阶段的集成组合件的区域的图解横截面侧视图。图13的过程阶段可接在图6的过程阶段后面。

图14到17是在实例方法的循序过程阶段的集成组合件的区域的图解横截面侧视图。图14的过程阶段可接在图13的过程阶段后面。

图18是在实例方法的实例过程阶段的集成组合件的区域的图解横截面侧视图。图18的过程阶段可接在图17的过程阶段或图10的过程阶段后面，且可等效于图10B的过程阶段。

图19是实例存储器阵列的区的图解示意图。

具体实施方式

一些实施例包含导电互连件，其具有细长的上部区域和较宽的下部区域。上部区域在台阶处接合到下部区域。衬垫可横向围绕导电互连件的下部部分。衬垫可具有上表面，其与台阶大体上共面。绝缘轴环可横向围绕细长的上部区域，且可在台阶的上表面和衬垫的上表面两者上方且直接抵靠所述两者。一些实施例包含形成集成组合件的方法。参考图3到19描述实例实施例。

参考图3，组合件10包含在导电结构14上方的绝缘块12。

绝缘块12包括绝缘材料16。此绝缘材料可包括任何适当组合物；且在一些实施例中，可包括二氧化硅、氮化硅、氧化铝、氧化铪等中的一或多者，基本上由其组成，或由其组成。

导电结构14包括导电材料18。材料18可包括任何适当导电组合物；例如，各种金属(例如，钛、钨、钴、镍、铂、钌等)、含金属组合物(例如，金属硅化物、金属氮化物、金属碳化物等)及/或导电掺杂半导体材料(例如，导电掺杂硅、导电掺杂锗等)中的一或多者。在一些实施例中，材料18可包括铜(Cu)、银(Ag)、铝(Al)、钨(W)、铂(Pt)、钯(Pd)、导电掺杂硅、金属氮化物、金属硅化物等中的一或多者。

导电结构14可称为第一导电结构以将其与在后续过程阶段形成的其它导电结构区分开。

导电结构14可与逻辑电路(未展示)电耦合；例如(举例来说)，字线驱动器电路系统和感测放大器电路系统中的一者或两者。逻辑电路可包括CMOS，且可在导电结构14下方。在一些实施例中，导电结构14可由基底(未展示)支撑，且逻辑电路可在此基底上方且在导电结构14下方。

基底可包括半导体材料；且可(例如)包括单晶硅，基本上由其组成，或由其组成。基底可称为半导体衬底。术语“半导体衬底”意味着包括半导电材料的任何构造，包含但不限于块体半导电材料(例如半导电晶片(单独或在包括其它材料的组合件中))及半导电材料层(单独或在包括其它材料的组合件中)。术语“衬底”是指任何支撑结构，包含但不限于上文描述的半导体衬底。在一些应用中，基底可对应于含有与集成电路制造相关联的一或多种材料的半导体衬底。此类材料可包含(例如)耐熔金属材料、势垒材料、扩散材料、绝缘材料等中的一或多者。

参考图4，形成延伸穿过绝缘块12到导电结构14的上表面15的开口20。开口20具有侧壁21。侧壁21展示为稍微呈锥形。在其它实施例中，侧壁21可更加呈锥形，较不呈锥形或甚至不呈锥形。同样地，虽然侧壁展示为笔直的，但在其它实施例中，侧壁的至少一些区域可为弯曲的。

在所说明的实施例中，开口20停止在导电结构14的顶部表面15处。在其它实施例中，开口20可穿透到导电结构14中。

参考图5，在块12上方且在开口20内形成衬垫材料22。衬垫材料22给开口20的侧壁21加衬垫。

衬垫材料22展示为导电的。但是，应理解，在一些实施例中，衬垫材料可为绝缘的或半导电的。

衬垫材料22可包括任何适当组合物。例如，衬垫材料22可为绝缘材料；且可包括氮化硅、二氧化硅、氧化铝、氧化铪、氧化锆等中的一或多者，基本上由其组成或由其组成。如另一实例，衬垫材料22可为半导电的；且可包括硅和锗中的一者或两者，基本上由其组成或由其组成。如另一实例，衬垫材料22可为导电的，且可包括金属氮化物、金属硅化物和金属碳化物中的一或多者，基本上由其组成或由其组成。在一些实施例中，衬垫材料22可包括氮化钨和氮化钛中的一者或两者。

在开口20内且沿着经加垫衬的侧壁21形成导电芯材料24。芯材料24在所展示的实施例中直接接触第一导电结构14。在其它实施例中，衬垫材料22可为导电的且可沿着开口20的底部，使得衬垫材料22介于导电材料24与导电结构14之间。

导电芯材料24可包括任何适当导电组合物；例如，各种金属(例如，钛、钨、钴、镍、铂、钌等)、含金属组合物(例如，金属硅化物、金属氮化物、金属碳化物等)及/或导电掺杂半导体材料(例如，导电掺杂硅、导电掺杂锗等)中的一或多者。在一些实施例中，导电芯材料24可包括一或多种金属，基本上由其组成或由其组成。例如，导电芯材料24可包括钨，基本上由其组成或由其组成。

衬垫材料22可用于增强芯材料24与块12的绝缘材料16的粘合及/或可用作晶种层以在芯材料24的沉积期间促进此芯材料的生长。

在所说明的实施例中，衬垫材料22是单一均质组合物，且芯材料24也是单个均质组合物。在其它实施例中，衬垫材料22可包括两个或更多个不同组合物的叠层；及/或芯材料24可包括两个或更多个不同组合物的叠层。

参考图6，组合件10经受平坦化(例如，化学机械抛光CMP)以形成大体上平坦的表面25，其跨绝缘块12、衬垫材料22和芯材料24延伸。表面25称为“大体上平坦的”以指示表面在制造和测量的合理公差内是平坦的。

大体上平坦的表面25的形成从绝缘块12上方移除过量的材料22和24，将剩余衬垫材料22图案化为开口20内的衬垫26，且将剩余芯材料24图案化为开口内的芯结构28。衬垫26横向围绕芯结构28的外周边表面(外围)27，如在图6A的俯视图中展示。

衬垫26和芯结构28一起形成构造30。此构造具有沿着图6的横截面的宽度W。此宽度可包括任何适当尺寸，且在一些实施例中可在从约10nm到约30nm的范围内。

参考图7，移除衬垫26的上部部分以形成围绕芯结构28的上部区域34的缘沟32。衬垫26的下部部分38保留作为缘沟32下方的轴环。此轴环横向围绕芯结构28的下部区域36。

在一些实施例中，衬垫材料12包括氮化钛和氮化钨中的一者或两者，块12的材料16包括二氧化硅，且芯材料24包括钨；且衬垫材料用凭借使用磷酸的湿蒸汽蚀刻移除。

参考图8，芯结构28的上部区域34的横向宽度减小，且此将上部区域转换为芯结构的细长区域40。芯结构28的细长区域40在台阶42处接合到芯结构28的较宽下部区域36。在所说明的实施例中，芯结构28大体上竖直延伸(即，沿着所说明的z轴延伸)，且台阶42大体上水平延伸(即，沿着所说明的x轴延伸)。术语“大体上竖直”意味着在制造和测量的合理公差内竖直，且术语“大体上水平”意味着在制造和测量的合理公差内水平。在一些实施例中，竖直延伸的芯结构28可视为相对于水平延伸的台阶42大体上正交延伸，其中术语“大体上正交”意味着在制造和测量的合理公差内正交。在一些实施例中，芯结构28的竖直方向可在与台阶42的水平方向正交的约10°内。

在所说明的实施例中，台阶42具有大体上平坦的表面43，且衬垫26的下部部分38具有上表面45，其与平坦的表面43大体上共面。在其它实施例中，台阶42及/或衬垫26的下部部分38可具有经修圆上表面、非水平上表面或任何其它适当配置。

在一些实施例中，衬垫26的下部部分38可视为经配置为横向围绕芯结构28的下部部分36的外围的轴环44。此轴环44可称为第一轴环以将其与在随后过程阶段形成的另一轴环区分开。轴环44可在一些实施例中是导电的(例如，可包括氮化钛、氮化钨等中的一或多者)。替代地，轴环44可为电绝缘的(例如，可包括二氧化硅、氮化硅、氧化铝、氧化铪、氧化锆等中的一或多者)。替代地，轴环44可为半导电的(例如，可包括硅、锗等)。

芯结构28的上部区域34的变窄使缘沟32扩大。

芯结构28的上部区域34可利用任何适当处理来变窄。例如，在一些实施例中，芯结构可包括钨，且可利用包含氟碳化合物(例如，C

参考图9，在芯结构28的细长区域40上方且在缘沟32内形成绝缘材料46。绝缘材料46可包括任何适当组合物；且在一些实施例中，可包括氮化硅和二氧化硅中的一者或两者，基本上由其组成，或由其组成。绝缘材料46可用任何适当处理形成，且在一些实施例中可形成为自旋电介质(SOD)或自旋玻璃(SOG)。

参考图10，用平坦化工艺(例如，CMP)移除过量的绝缘材料46。此形成大体上平坦的表面47，其跨绝缘块12、绝缘材料46及芯结构28的细长区域40的上表面49延伸。大体上平坦的表面47可称为第二大体上平坦的表面以将其与上文参考图6描述的第一大体上平坦的表面25区分。

大体上平坦的表面47的形成将绝缘材料46图案化为绝缘轴环48，其横向围绕芯结构28的细长区域40。

图10的配置展示与逻辑电路系统62电耦合的导电结构14。与此逻辑电路系统的耦合可在任何适当过程阶段提供，包含在图10的所说明过程阶段之前或之后的过程阶段。在一些实施例中，逻辑电路系统62可包括感测放大器电路系统及/或字线驱动器电路系统。

图10A展示在图10的过程阶段的组合件10的俯视图。绝缘轴环48及细长区域40可一起被视为形成构造50，且此构造可视为包括上部表面区域52。此构造具有沿着图10的横截面的第一宽度W

图10和10A的导电芯材料24可视为与导电结构14电耦合的导电互连件53的部分。衬垫材料22也可在其中衬垫22是导电的实施例中被视为此导电互连件的部分。在一些实施例中，导电结构14可称为第一导电结构，且互连件53可称为第二导电结构。在一些实施例中，互连件53的导电芯28可称为第二导电结构。

参考图10B，导电线(导电结构)54在绝缘块12上方形成。在一些实施例中，衬垫54可称为第三导电结构以将其与第一导电结构14(图10)和第二导电结构53(图10)区分。在一些实施例中，衬垫54可称为第二导电结构，结构14(图10)可称为第一导电结构，且互连件53(图10)可称为互连件结构。

导电线标记为54a到54c使得其可彼此区分。在一些实施例中，线54可对应于跨存储器阵列延伸的字线或数字线(位线)。中心线54b经电耦合到导电芯28的细长区域40，且在一些实施例中可经形成为直接抵靠细长区域40的导电芯材料24的上表面49。

图10B的配置相对于背景技术段落中描述的常规配置(图1A、1B、2A和2B)的优点在于与中心线54b的电耦合是通过互连件53的相对窄的区域40(图10)。此可防止上文参考图2A和2B描述的成问题的短路，且可借此有利地使未来几代集成电路系统按比例缩放到更高集成度。

图10的过程阶段展示其中导电芯28的细长区域40的上表面49与绝缘块12的材料16的上表面大体上共面的配置。在其它实施例中，即使表面47大体上共面，上表面49也可在材料16的上表面上方或下方，这取决于材料24、46和16的相对组合物，且取决于用于形成表面47的平坦化工艺。图11展示在实例实施例中的类似于图10的过程阶段的过程阶段的组合件10，其中细长区域40的上表面49在绝缘材料16和46的上表面上方突出。

图8的过程阶段展示其中导电芯28的细长区域40的上表面在缘沟32(图7)形成及芯材料24的上部区域变薄以产生细长区域40(图8)之后保持大体上平坦。在其它实施例中，细长区域40的上表面可在用于形成缘沟32的蚀刻期间及/或在用于使芯材料的上部区域变薄的蚀刻期间经圆化。例如，图12展示类似于图8的过程阶段的过程阶段的组合件10，但其中细长区域40的上表面经不适宜地圆化。如果发现此圆化是成问题的，那么可在芯材料24上方提供保护性结构(例如，覆盖结构)以在后续蚀刻工艺期间保护此材料。图13展示类似于图6的过程阶段的过程阶段，但其中在导电芯材料24上方提供保护性覆盖材料58。保护性覆盖材料58可包括任何适当组合物；且在一些实施例中可包括金属氧化物(如氧化钛、氧化钨等)、碳、光致抗蚀剂等，基本上由其组成或由其组成。保护性材料58可用任何适当处理图案化。保护性材料58可被视为配置为保护性盖60。

参考图14，缘沟32用类似于上文参考图7描述的处理的处理形成。保护性材料58在此缘沟的形成期间保护导电芯材料24的上表面。

参考图15，芯结构28的上部区域34的横向宽度用类似于上文参考图8描述的处理的处理减小，且此形成细长区域40。保护性材料58在此处理期间保护导电芯材料24的上表面。

参考图16，绝缘材料46用类似于上文参考图9描述的处理的处理在缘沟32内且在保护性材料58上方形成。

参考图17，大体上平坦的表面47用类似于上文参考图10描述的处理的处理形成，且此移除保护性材料58。图17的处理阶段类似于上文参考图10描述的处理阶段，且因此，图17的组合件10包括类似于上文参考图10描述的导电互连件的导电互连件53。

图10和17的导电互连件53可用于将字线及/或位线与底层逻辑电路系统耦合。例如，图18展示在可类似于上文参考图10B描述的处理阶段的处理阶段的组合件10。导电结构54a到54c跨大体上平坦的上表面47形成，其中中心导电结构54b直接抵靠芯结构28的细长区域40的上表面49。导电结构54a到54c可为字线或位线。

导电互连件53将导电结构54b与此类导电结构下方的逻辑电路系统62电耦合。与逻辑电路系统的耦合可通过导电结构14(图10和17中展示)。逻辑电路系统62可包括CMOS(互补金属氧化物半导体)。如果结构54b是字线，那么逻辑电路系统62可包括字线驱动器电路系统。如果结构54b是位线，那么逻辑电路系统62可包括感测放大器电路系统。

逻辑电路系统62通过基底64支撑。基底64可包括半导体衬底；在一些实施例中，可包括晶片或裸片的多晶硅。

基底64展示为通过间隙与互连件53间隔开以指示可在基底64与互连件53之间提供其它组件及/或材料。

在一些实施例中，结构54a到54c可为跨存储器阵列延伸的字线或位线。参考图19描述实例存储器阵列66。存储器阵列包含沿着阵列的列延伸的数字线(位线)DL1到DL4，且包含沿着阵列的行延伸的字线WL1到WL4。存储器单元68用字线和数字线寻址；其中每一存储器单元通过包括字线中的一者和数字线中的一者的组合唯一地寻址。存储器单元可为DRAM(动态随机存取存储器)单元或任何其它适当存储器单元。如果存储器单元是DRAM单元，那么存储器单元中的每一者可包括一个晶体管和一个电容器，或可包括晶体管和电容器的任何其它适当组合。图19的存储器阵列可视为一般代表任何适当存储器阵列(包含(例如)三维交叉点存储器阵列)。

字线(例如，WL1)展示为与字线驱动器电路系统(指示为字线驱动器)耦合，且数字线(例如，DL1)展示为与感测放大器电路系统(指示为(感测放大器))耦合。字线驱动器电路和感测放大器电路可在图18的逻辑电路系统62内。字线驱动器电路系统的至少一些部分及/或感测放大器电路系统的至少一些部分可在存储器阵列66的存储器单元68正下方。

上文论述的组合件和结构可用于集成电路内(其中术语“集成电路”意味着由半导体衬底支撑的电子电路)；其可并入电子系统中。此类电子系统可用于例如存储器模块、装置驱动器、功率模块、通信调制解调器、处理器模块和专用模块中，且可包含多层多芯片模块。电子系统可为大范围的系统中的任一者，例如，摄像机、无线装置、显示器、芯片组、机顶盒、游戏机、照明装置、交通工具、时钟、电视、蜂窝电话、个人计算机、汽车、工业控制系统、飞机等。

除非另有指定，否则本文描述的各种材料、物质、组合物等可用任何适当方法(现在已知或尚未开发)形成，所述方法包含例如原子层沉积(ALD)、化学气相沉积(CVD)、物理气相沉积(PVD)等。

术语“电介质”和“绝缘”可用于描述具有绝缘电性质的材料。在本发明中，所述术语被视为同义的。在一些例子中利用术语“电介质”且在其它例子中利用术语“绝缘”(或“电绝缘”)可在本发明内提供语言变化以简化所附权利要求书内的前置基础，且不用于指示任何明显的化学或电性差异。

术语“电连接”和“电耦合”两者可用于本发明中。所述术语被视为同义的。在一些例子中利用一个术语且在其它例子中利用另一术语可在本公开内提供语言变化以简化所附权利要求书内的前置基础。

附图中的各种实施例的特定定向仅是用于说明性目的，且所述实施例可相对于一些应用中展示的定向旋转。本文提供的描述和所附权利要求书涉及具有各种特征之间的所描述关系的任何结构，不论所述结构是呈附图的特定定向还是相对于此定向旋转。

所附说明的横截面视图仅展示横截面的平面内的特征，且不展示横截面平面后的材料以便简化附图，除非另有指示。

当结构在上文被称为“在”另一结构“上”、与另一结构“邻近”或“抵靠”另一结构时，其可直接在另一结构上方且也可存在中介结构。相比来说，当结构被称为“直接在”另一结构“上方”、与另一结构“直接邻近”或“直接抵靠”另一结构时时，不存在中介结构。术语“直接在…下方”、“直接在…上方”等并不指示直接物理接触(除非另有明确叙述)，而是指示直立对准。

结构(例如，层、材料等)可称为“竖直延伸”以指示所述结构从下层基底(例如，衬底)大体向上延伸。竖直延伸的结构可相对于基底的上表面大体上正交延伸，或不正交。

一些实施例包含一种集成组合件，其具有第一导电结构，且具有在第一导电结构上方且与第一导电结构电耦合的互连件。互连件包含具有导电芯材料的导电芯结构。导电芯结构沿着横截面具有包含导电芯材料的细长部分的上部区域，及包含导电芯材料的较宽部分的下部区域。上部区域在台阶处接合到下部区域。衬垫横向围绕导电芯结构的下部区域。衬垫具有上表面，其与台阶大体上共面。绝缘轴环在台阶的上表面和衬垫的上表面两者上方且直接抵靠所述两者。绝缘轴环横向围绕导电芯材料的细长部分且直接接触所述部分。第二导电结构在绝缘轴环的区域上方且直接抵靠所述区域，且在导电芯材料的细长部分的上表面上方且直接抵靠所述上表面。

一些实施例包含一种集成组合件，其具有与逻辑电路系统电耦合的第一导电结构，及在第一导电结构上方且与第一导电结构电耦合的第二导电结构。第二导电结构沿着横截面具有上部较窄区域和下部较宽区域。上部较窄区域在台阶处接合到下部较宽区域。导电轴环横向围绕第二导电结构的下部较宽区域。绝缘轴环横向围绕第二导电结构的上部较窄区域。绝缘轴环的下表面沿着台阶的上表面且沿着导电轴环的上表面。第三导电结构跨绝缘轴环的区域延伸且跨第二导电结构的上部较窄区域的上表面延伸。第三导电结构通过第二导电结构与第一导电结构电耦合，且是字线或数字线。

一些实施例包含一种形成集成组合件的方法。形成延伸穿过绝缘块到第一导电结构的上表面的开口。衬垫材料在开口内形成以给开口的侧壁加衬垫。芯材料在开口内且沿着开口的经垫衬侧壁形成。芯材料可直接接触第一导电结构。形成跨绝缘块、衬垫材料及芯材料延伸的第一大体上平坦表面。第一大体上平坦的表面的形成将开口内的芯材料图案化为芯结构，且将开口内的衬垫材料图案化为衬垫，所述衬垫横向围绕芯结构的外围。移除衬垫的上部部分以形成围绕芯结构的上部区域的缘沟。衬垫的下部部分保留为缘沟下方的第一轴环且横向围绕芯结构的下部区域。芯结构的上部区域的横向宽度减小，以将上部区域转换为芯结构的细长区域。芯结构的下部区域是芯结构的较宽区域且在台阶处接合到芯结构的细长区域。在芯结构的细长区域上方且在缘沟内形成绝缘材料。形成跨绝缘材料、绝缘块和芯结构的细长区域的上表面延伸的第二大体上平坦表面。第二大体上平坦的表面的形成将绝缘材料图案化为绝缘轴环，所述绝缘轴环横向围绕芯结构的细长区域。直接抵靠芯结构的细长区域的上表面形成第二导电结构。

为遵守条例，本文揭示的标的物已用或多或少地特定于结构和方法特征的语言进行描述。但是，应理解，权利要求书不限于所展示且描述的特定特征，因为本文揭示的含义包括实例实施例。因此，权利要求书按字面意思被赋予完整范围，并应根据等效原则予以适当的解释。