产生集成电路的掩模数据准备方法

摘要

本发明实施例提供一种产生集成电路的掩模数据准备方法。根据本发明的一些实施例，一种产生集成电路的方法包含：由处理器接收第一IC设计布局；由所述处理器用第一差异区域替换所述第一IC设计布局中的特定区域；由所述处理器对所述第一差异区域与所述第一IC设计布局之间的结区域执行反向光刻技术过程以产生掩模数据；及致使根据所述掩模数据来制造所述IC。

说明书

技术领域

本发明实施例涉及产生集成电路的掩模数据准备方法。

背景技术

在半导体制造技术中，电路设计或结构的布局通常经设计而存储在一或多个数据文件中。接着，将数据文件提供给写入器，写入器用于将数据文件转换为衬底(例如掩模或半导体晶片)上的图像。在先进技术节点中，布局变得越来越复杂。这可为包含图像的减小临界尺寸(CD)、更大图像大小及更复杂图案的各种因素的结果。这导致更长数据准备周期，因为节点大小减小且(若干)对应数据文件的大小增大。因此，需要提供一种减少集成电路(IC)制造流程期间的数据准备的周期时间的方法。

发明内容

本发明的实施例揭露一种产生集成电路(IC)的方法，其包括：由处理器接收第一IC设计布局；由所述处理器用第一差异区域替换所述第一IC设计布局中的特定区域；由所述处理器对所述第一差异区域与所述第一IC设计布局之间的结区域执行反向光刻技术(ILT)过程以产生掩模数据；及致使根据所述掩模数据来制造所述IC。

本发明的实施例揭露一种产生集成电路(IC)的方法，其包括：由处理器接收第一IC设计布局；由所述处理器比较所述第一IC设计布局与第二IC设计布局以识别差异区域；由所述处理器对所述差异区域执行OPC工艺以形成经OPC处理差异区域；由所述处理器将所述经OPC处理差异区域与经OPC处理IC设计布局合并；由所述处理器对所述经OPC处理差异区域的第一线及所述经OPC处理IC设计布局的第二线执行反向光刻技术(ILT)过程以产生掩模数据；及致使根据所述掩模数据来制造所述IC。

本发明的实施例揭露一种非暂时性计算机可读媒体，其上体现有指令，所述指令可由处理器执行以执行包括以下者的方法：接收第一IC设计布局；用第一差异区域替换所述第一IC设计布局中的特定区域；及对所述第一差异区域与所述第一IC设计布局之间的结区域执行反向光刻技术(ILT)过程以产生掩模数据。

附图说明

从结合附图阅读的以下详细描述最好地理解本发明实施例的方面。应注意，根据行业标准做法，各种构件未按比例绘制。实际上，为使讨论清楚，可任意增大或减小各种构件的尺寸。

图1是说明集成电路制造系统100及与IC制造系统相关联的IC制造流程的实施例的简化框图。

图2是说明根据一些实施例的产生IC的方法的流程图。

图3是说明根据一些实施例的经修正IC设计布局及初始IC设计布局的图式。

图4A是说明根据一些实施例的差异区域及经OPC处理差异区域的图式。

图4B是说明根据一些实施例的主要构件的原始掩模及主要构件的经OPC处理掩模的图式。

图5是说明根据一些实施例的经OPC处理IC设计布局的图式。

图6是说明根据一些实施例的经OPC处理的切割IC设计布局的图式。

图7是说明根据一些实施例的经OPC处理的修正IC设计布局的图式。

图8是说明根据一些实施例的经OPC处理的修正IC设计布局中的结区域上的部分的图式。

图9是说明根据一些实施例的曼哈顿(Manhattan)优化的图式。

图10是说明根据一些实施例的用于实施图2中的方法的操作的计算机系统的图式。

具体实施方式

以下揭露提供用于实施所提供标的物的不同特征的许多不同实施例或实例。下文将描述组件及布置的特定实例以简化本发明实施例。当然，这些仅为实例且不意在限制。例如，在以下描述中，使第一构件形成在第二构件上方或第二构件上可包含其中形成直接接触的第一构件及第二构件的实施例，且还可包含其中额外构件可形成在第一构件与第二构件之间使得第一构件及第二构件可不直接接触的实施例。另外，本发明实施例可在各种实例中重复参考数字及/或字母。这个重复是为了简单及清楚且其本身不指示所讨论的各种实施例及/或配置之间的关系。

此外，为便于描述，空间相对术语(例如“下面”、“下方”、“下”、“上方”、“上”等等)在本文中可用于描述一个元件或构件与另一(些)元件或构件的关系，如图中所说明。空间相对术语除涵盖图中所描绘的定向之外，还意在涵盖设备在使用或操作中的不同定向。可按其它方式定向设备(旋转90度或按其它定向)且还可因此解译本文中所使用的空间相对描述词。

图1是说明集成电路(IC)制造系统100及与IC制造系统100相关联的IC制造流程的实施例的简化框图。IC制造系统100包括多个实体(例如设计工作室110、掩模制作厂120及IC制造商130)，其在与制造IC装置140有关的设计、开发及制造周期及/或服务方面彼此交互。多个实体可由通信网络连接，通信网络可为单个网络或各种不同网络(例如内部网络及因特网)且可包含有线及/或无线通信通道。每一实体可与其它实体交互且可向其它实体提供服务及/或从其它实体接收服务。设计工作室110、掩模制作厂120及IC制造商130可为单个实体或单独实体。

例如，当制造IC时，执行下线(tape-out)过程。下线过程可包含平面规划过程，其中以设计布局提供构成IC的各种结构。所述过程可包含以GDS格式产生设计布局的电子文件。由设计规则检查(DRC)工具检查设计布局GDS文件以确保设计布局符合各种设计规则，例如最小密度规则。应了解，还可在这个实例中使用其它类型的文件格式。所述过程继续组装过程。可将电路设计分成各种块，每一块执行特定功能。因此，将各种块组装在一起且整个设计布局准备用于光掩模(或掩模)处理。

在设计阶段期间，设计工作室110产生IC设计布局112。IC设计布局112包含基于要制造的IC产品的规格来对于IC产品设计的各种几何图案。几何图案对应于构成要制造的IC装置140的各种组件的金属、氧化物或半导体层的图案。各种层组合以形成各种IC构件。例如，IC设计布局112的部分可包含各种IC构件(例如有源区域、栅极电极、源极及漏极、层间互连的金属线或通路及用于接合垫的开口)，其将形成在半导体衬底(例如硅晶片)及安置在半导体衬底上的各种材料层中。设计工作室110实施适当设计过程以形成IC设计布局112。设计过程可包含逻辑设计、物理设计及/或放置及布线。IC设计布局112呈现在具有几何图案的信息的一或多个数据文件中。例如，IC设计布局112可以GDSII文件格式表示。

在电子束操作(EBO)期间，掩模制作厂120使用IC设计布局112来制造一或多个光掩模(或掩模)以用于根据IC设计布局112来制造IC产品的各种层。掩模制作厂120执行：掩模数据准备122，其中将IC设计布局112转化成可由掩模写入器物理写入的形式；及掩模工具加工124，其中修改由掩模数据准备122准备的设计布局以符合特定掩模写入器及/或掩模制造商。在本实施例中，掩模数据准备122及掩模工具加工124经说明为单独元素，然而，掩模数据准备122及掩模工具加工124可统称为掩模数据准备，其可进一步包含掩模制造。可基于完成设计布局来产生大量掩模图像。掩模图像的数目将取决于设计布局的复杂性而变动。过程现处于下线阶段中，下线阶段表示设计布局(或数据库)准备用于芯片制造的时间。

掩模数据准备122包含逻辑运算(LOP)150、重定目标过程(RET)160、光学接近校正(OPC)170及断裂过程(FRAC)180。

对IC设计布局112执行LOP 150以根据制造规则修改IC设计布局112。例如，可由LOP 150中的软件实施转换过程。各种制造商模块将制造约束转换为IC设计布局112必须符合的规则集。如果IC设计布局112不符合这个规则集，那么将相应地修改IC设计布局112，直到经修改IC设计布局符合这些规则。由逻辑运算150实施此修改。

RET 160及OPC 170是分辨率增强技术。RET 160(或基于规则的OPC)可修改IC设计布局112以补偿用于根据IC设计布局112来制造IC产品的光刻工艺的限制。OPC 170(或基于模型的OPC)是用于补偿图像误差(例如由衍射、干涉或其它过程效应引起的图像误差)的光刻增强技术。根据光学模型或规则，将RET 160及OPC 170特征(例如散射条、衬线及/或锤头)添加到IC设计布局112。掩模数据准备122可包含进一步分辨率增强技术，例如离轴照明、子分辨率辅助特征、相移掩模、其它适合技术或其的组合。

OPC 170通过修改设计形状来解释图案转印过程中的失真以在晶片上打印所要图像。OPC 170可包含对于光刻工艺中的限制的一般修改，且在一个特定实例中解释光学光刻的情况。OPC 170可包含设计图像的修改解释光学限制以及掩模制造限制及光致抗蚀限制。设计图像的修改还可解释后续工艺步骤，如干式蚀刻或植入。其还可解释光学系统中的光斑及图案密度变动。接近效应校正的另一应用是补偿用于将掩模图像打印到晶片上的光学系统的像差效应。

FRAC 180对经RET处理及经OPC处理的IC设计布局(其还可称为经修改IC设计布局)执行断裂过程以转换成写入器格式(例如电子束格式)。对数据文件执行断裂过程以将设计特征“断裂”成多边形或适合于掩模产生的其它结构。在一个实施例中，断裂过程产生临时文件，其是由分批连接到主机的个别机器产生的用于合并的个别文件。所述过程可进一步包含将临时文件合并成单个文件且将单个文件转换成平面多边形(flat poly)格式。平面多边形格式是由电子设计及分析(EDA)工具(例如

数据准备可进一步包含其它过程，其包含(但不限于)各种OPC前及OPC后过程。在一个实例中，OPC后过程包含(但不限于)模拟将由IC制造商130实施以制造IC装置140的处理的光刻工艺检查(LPC)及各种质量保证过程(例如差异区域对准质量保证及边界区域的LPC检查、XOR、CRC)。LPC可基于经修改IC设计布局来模拟这个处理以产生模拟制造装置，例如IC装置140。模拟制造装置可为IC设计布局的全部或部分。在本实施例中，LPC可模拟已经受LOP 150、RET 160、OPC 170及FRAC 180的经修改IC设计布局的处理。

LPC可确定模拟制造装置是否违反多个热点规则中的任一者。如果模拟制造装置满足热点规则，那么可完成掩模数据准备，且IC设计布局112(更特定地说，经修改IC设计布局)在掩模工具加工124中经历进一步处理。替代地，经修改IC设计布局在制造阶段之前经受进一步基于模型的测试、基于规则的测试及/或按其它方式修改或测试以进一步改进装置的设计及/或布局。

在掩模数据准备122及掩模工具加工124之后，基于经修改IC设计布局来制造掩模或掩模群组。例如，基于经修改IC设计布局，使用电子束(e-beam)或多个电子束的机构来形成掩模(光掩模或主掩模)上的图案。可以各种技术形成掩模。在一个实施例中，使用二元技术来形成掩模。在本实施例中，掩模图案包含不透明区域及透明区域。用于曝光涂覆在晶片上的图像敏感材料层(例如光致抗蚀剂)的辐射束(例如紫外线(UV)束)由不透明区域阻挡且透射穿过透明区域。在一个实例中，二元掩模包含透明衬底(例如熔融石英)及涂覆在掩模的不透明区域中的不透明材料(例如铬)。在另一实例中，使用相移技术来形成掩模。在相移掩模(PSM)中，形成在掩模上的图案中的各种构件经配置以具有适当相差以提高分辨率及成像质量。在各种实例中，相移掩模可为所属领域中已知的衰减PSM或交替PSM。

在制造阶段期间，IC制造商130(例如半导体代工厂)使用由掩模制作厂120制造的掩模来制造IC装置140。IC制造商130可为IC制造企业，其可包含用于制造各种不同IC产品的大量制造设施。例如，可存在制造设施用于多个IC产品的前端制造(即，前段制程(FEOL)制造)，而第二制造设施可提供用于IC产品的互连及封装的后端制造(即，后段制程(BEOL)制造)，且第三制造设施可提供代工厂业务的其它服务。在本实施例中，使用掩模(或若干掩模)来制造半导体晶片以形成IC装置140。

半导体晶片可包含硅衬底或形成在硅衬底上的具有材料层的其它适当衬底。其它适当衬底材料包含：另一适合元素半导体，例如金刚石或锗；适合化合物半导体，例如碳化硅、砷化铟或磷化铟；或适合合金半导体，例如碳化硅锗、磷化镓砷或磷化镓铟。半导体晶片可进一步包含各种掺杂区域、电介质构件及多层互连(形成在后续制造步骤中)。掩模可用于各种工艺中。例如，掩模可在离子植入工艺中用于形成半导体晶片中的各种掺杂区域，在蚀刻工艺中用于形成半导体晶片中的各种蚀刻区域，在沉积工艺(例如化学汽相沉积(CVD)或物理汽相沉积(PVD))中用于形成半导体晶片上的各种区域中的薄膜，及/或用于其它适合工艺。

图2是说明根据一些实施例的产生IC的方法200的流程图。当掩模制作厂120接收经修正IC设计布局时，方法200中的操作202到222可减少掩模制作厂120中的IC掩模数据准备的周期时间。经修正IC设计布局可为初始IC设计布局的修正版本，其掩模由掩模制作厂120预先制造。因此，初始IC设计布局的掩模数据及相关数据文件可存储在掩模制作厂120中。根据一些实施例，方法200的操作202到218可由掩模制作厂120中的处理器或计算机系统实施。然而，这并非本实施例的限制。

在操作202及图3(其是说明根据一些实施例的经修正IC设计布局302及初始IC设计布局304的图式)中，由掩模制作厂120从设计工作室110接收经修正IC设计布局302。经修正IC设计布局302是先前布局(例如初始IC设计布局304)的重新下线布局。

在操作204及图3中，从掩模制作厂120中的计算机系统检索或读出可存储在掩模制作厂120中的存储装置中的初始IC设计布局304。根据一些实施例，经修正IC设计布局302不同于初始IC设计布局304，因为初始IC设计布局304中的部分区域316已被修正为经修正IC设计布局302中的差异区域306。

当经修正IC设计布局302不同于初始IC设计布局304时，在经修正IC设计布局302中执行OPC过程的环境可不同于在初始IC设计布局304中执行OPC过程的环境。对于经修正IC设计布局302中的差异区域306的边界附近的布局块308的实例，不修正布局块308。因此，布局块308与初始IC设计布局304中的对应布局块310相同，即，布局块308的布局结构、大小及位置分别与布局块310的布局结构、大小及位置相同。尽管布局块308及布局块310是相同布局块，但布局块308的OPC环境(即，由范围312包围的区域)可不同于布局块310的OPC环境(即，由范围314包围的区域)。这是因为布局块308的OPC环境包含经修正差异区域306的部分，而布局块310的OPC环境不包含经修正差异区域306的所述部分。

根据一些实施例，OPC过程用于补偿在光刻期间发生的硅晶片上的布局失真。由于接近效应，这些布局失真可由增大圆角、线端缩短及位于隔离或密集环境中时的线宽变化组成。例如，接近效应可导致隔离布局结构大于密集填充布局结构。因此，布局块的OPC环境是在OPC过程期间影响布局块的接近效应的区域。因此，布局块308的尺寸可不同于执行OPC过程之后的布局块310的尺寸。布局块308与布局块310之间的不同尺寸可引起差异区域306的边界上的掩模尺寸(DOM)冲突，如将在稍后段落中更详细解释。

在操作206及图4A(其是说明根据一些实施例的差异区域306及经OPC处理差异区域402的图式)中，比较经修正IC设计布局302与初始IC设计布局304以识别差异区域306或不同于初始IC设计布局304的经修正IC设计布局302中的经修正区域。根据一些实施例，通过对经修正IC设计布局302及初始IC设计布局304执行抑或(XOR)运算来识别差异区域306。另外，经修正IC设计布局302的差异区域306可包含边界补片404，其包含初始IC设计布局304的部分以在合并经OPC处理差异区域(即，402)时避免间隙。换句话说，差异区域306可大于由围绕差异的边界补片404通过XOR运算所确定的差异。

在操作208及图4A中，从经修正IC设计布局302分割差异区域306。

在操作210及图4A中，对差异区域306执行光学接近校正(OPC)过程以产生经OPC处理差异区域402。可使用基于规则的方法或基于模型的方法来对差异区域306施加OPC处理。对于基于规则的方法(基于规则的OPC)，差异区域306中的线段的位移将由(例如)取决于特征大小及其环境的规则列表设置。对于基于模型的方法(基于模型的OPC)，将使用图案转印过程的模型来模拟晶片上的打印图像。校正将经设置使得模拟图像与所要晶片图像匹配。还可使用基于规则的OPC及基于模型的OPC的组合，有时被称为混合OPC。

在一个实例中，可通过沿主要特征的边缘添加打印或非打印辅助特征来提高图像质量。这些辅助特征按改进主要特征的打印的方式修改图案的衍射光谱。通过使用上述接近效应校正来校正任何光学打印假影以及光致抗蚀及蚀刻假影来增强辅助特征的实际实施。图4B是说明根据一些实施例的主要特征的原始掩模406及主要特征的经OPC处理掩模408的图式。通过在掩模408上添加打印辅助特征(例如410)及非打印辅助特征(例如412)，以比原始掩模406的图案416提高的分辨率及精确度改进晶片上的最终图案414。

在操作212及图5(其是说明根据一些实施例的经OPC处理IC设计布局500的图式)中，检索对应于初始IC设计布局304的经OPC处理IC设计布局500。更明确地说，经OPC处理IC设计布局500是初始IC设计布局304的经OPC处理布局。由于初始IC设计布局304先前由掩模制作厂120制造，所以可在掩模制作厂120中对初始IC设计布局304执行OPC过程。因此，在由掩模制作厂120接收经修正IC设计布局302之前，可将对应于初始IC设计布局304的经OPC处理IC设计布局500存储在掩模制作厂120的存储装置中。因此，并非对整个经修正IC设计布局302再次执行OPC过程，而是可在这个操作中再使用经OPC处理IC设计布局500以节省OPC过程的处理时间。

在操作212中，用经OPC处理差异区域402替换经OPC处理IC设计布局500中的特定经OPC处理区域506以产生经修正IC设计布局302的经OPC处理布局。更明确地说，特定经OPC处理区域402是经修正IC设计布局302中的差异区域306的经OPC处理布局，且特定经OPC处理区域506是初始IC设计布局304中的部分区域316的经OPC处理布局，其中在操作210中形成特定经OPC处理区域402，且在初始IC设计布局304的OPC处理期间由掩模制作厂120预先形成特定经OPC处理区域506。根据一些实施例，经OPC处理IC设计布局500上的特定经OPC处理区域506的位置与经修正IC设计布局302上的差异区域306的位置相同。例如，经OPC处理IC设计布局500上的特定经OPC处理区域506的坐标可与经修正IC设计布局302上的差异区域306的坐标相同。因此，可通过使用操作206中所确定的经修正IC设计布局302上的差异区域306的位置来识别经OPC处理IC设计布局500上的特定经OPC处理区域506的位置。

为简洁起见，图5中还展示对应于初始IC设计布局304中的布局块310的经OPC处理布局块502及对应OPC范围504。

在操作214及图6(其是说明根据一些实施例的经OPC处理的切割IC设计布局600的图式)中，移除经OPC处理IC设计布局500中的特定经OPC处理区域506以在经OPC处理的切割IC设计布局600中形成空白区域602。

在操作216及图7(其是说明根据一些实施例的经OPC处理的修正IC设计布局700的图式)中，将经OPC处理差异区域402安置或合并在经OPC处理的切割IC设计布局600的空白区域602上以形成经OPC处理的修正IC设计布局700。如操作206中所提及，差异区域306可大于由围绕差异的边界补片404通过XOR运算所确定的差异，因此，经OPC处理差异区域402的大小还可大于空白区域602的大小，使得经OPC处理差异区域402的外围部分可覆盖空白区域602附近的经OPC处理IC设计布局500的部分(即，图7中的结区域702)。结区域702可包含经OPC处理布局块502。请再次参考图3及图5，通过对初始IC设计布局304上的范围314内的布局块310执行OPC过程来获得经OPC处理布局块502，其中范围314覆盖初始IC设计布局304中的部分区域316的部分。当用差异区域306替换部分区域316时，还改变形成经OPC处理布局块502的条件或环境。因此，当经OPC处理差异区域402的外围部分覆盖经OPC处理布局块502时，经OPC处理差异区域402的外围部分中的布局块可不与结区域702中的原始布局块(例如经OPC处理布局块502)完全重叠。当经OPC处理差异区域402的外围部分上的布局尺寸不同于空白区域602附近的经OPC处理IC设计布局500的部分上的布局尺寸时，可能会在结区域702上发生DOM冲突。

图8是说明根据一些实施例的经OPC处理的修正IC设计布局700中的结区域702上的部分802的图式。为简洁起见，结区域702包含经OPC处理差异区域402的部分及经OPC处理IC设计布局500的部分。在结区域702中，部分802包括第一金属线布局804及第二金属线布局806。第一金属线布局804与第二金属线布局806连接。然而，第一金属线布局804的宽度w1不同于第二金属线布局806的宽度w2。当第一金属线布局804的宽度w1不同于第二金属线布局806的宽度w2时，可在部分802上发生DOM冲突。

明确地说，由两个金属线布局808及810合并成部分802，如图8的左侧中所展示。金属线布局808是经OPC处理IC设计布局500的布局部分。金属线布局810是经OPC处理差异区域402的布局部分。因为在不同OPC环境下处理金属线布局808与金属线布局810，所以金属线布局808与金属线布局810可能在边界704上具有不同线宽(即，w1及w2)。对于金属线布局808，一起移除边界704的左侧上的布局部分812与特定经OPC处理区域506，且保留边界704的右侧上的布局部分814。对于金属线布局810，保留边界704的左侧上的布局部分816，且移除边界704的右侧上的布局部分818。接着，当金属线布局810与金属线布局808合并时，可能会由于不同宽度w1与w2而在布局部分816与布局部分814之间的界面上形成阶梯820。阶梯820可能造成掩模制造过程期间的DOM冲突。

在操作218中，对经OPC处理的修正IC设计布局700的结区域702执行反向光刻技术(ILT)过程。应用ILT过程以获得用于使结区域702上的阶梯820平滑的掩模，使得导电线的轮廓在制造之后与目标轮廓匹配。明确地说，ILT过程是用数学方法导出对应于用于产生晶片上的所要特征的特定光源及电路图案形状的优化光掩模形状的工艺。

根据一些实施例，ILT过程仅对经OPC处理的修正IC设计布局700的结区域702执行且不对经OPC处理差异区域402及经OPC处理IC设计布局500执行以节省计算机执行时间。

ILT是将曲线特征用于掩模光刻的技术。然而，由于无法管理的掩模写入时间，可能无法写入理想掩模形状。为管理掩模写入时间，可应用称为曼哈顿优化的过程来“曼哈顿化(Manhattanize)”掩模以产生可仅使用矩形可变成形光束发射来写入的掩模图案。根据一些实施例，在操作218中，为准备结区域702的掩模图案，还在操作218中对结区域702执行曼哈顿优化。在曼哈顿优化中，更新掩模是基于从成本函数定义计算的梯度。结区域702中的每一边缘的移动依循由电路图案形状上的平均梯度建议的方向。此外，曼哈顿优化不会在更新掩模上产生额外边缘。

图9是说明根据一些实施例的曼哈顿优化的图式。对电路图案执行曼哈顿优化。为简洁起见，图9中还展示电路图案的对应掩模，其中初始掩模902是曼哈顿优化之前的掩模，梯度域904展示初始掩模902的梯度变动，且更新掩模906是由曼哈顿优化执行之后的掩模。在曼哈顿优化期间，提取线段/边缘的向量V1(即，[c

在操作218之后，在掩模制作厂120中获得经OPC处理的修正IC设计布局700的掩模数据。

在操作220中，根据掩模数据，在掩模制作厂120的掩模工具加工124中制造对应于经OPC处理的修正IC设计布局700的光掩模。

在操作222中，根据光掩模，可由IC制造商130制造对应于经修正IC设计布局302的IC装置。

图10是说明根据一些实施例的用于实施方法200的操作202到218的计算机系统1000的图式。根据一些实施例，计算机系统1000(例如数据准备计算机及/或掩模工具)包含用于传送信息的总线1002或其它通信机构，其使例如以下各者的子系统及组件互连：处理组件1004(例如处理器、微控制器、数字信号处理器(DSP)等)、系统存储器组件1006(例如RAM)、静态存储组件1008(例如ROM)、磁盘驱动器组件1010(例如磁性或光学)、网络接口组件1012(例如调制解调器或以太网络卡)、显示组件1014(例如CRT或LCD)、输入组件1016(例如键盘、触摸屏)及光标控制组件1018(例如鼠标或轨迹球)。在一个实施方案中，磁盘驱动器组件1010可包括具有一或多个磁盘驱动器组件的数据库。

根据一些实施例，计算机系统1000通过处理器1004执行含于系统存储器组件1006中的一或多个指令的一或多个序列来执行特定操作(例如操作202到218)。此类指令可从另一非暂时性计算机可读媒体(例如静态存储组件1008或磁盘驱动器组件1010)读取到系统存储器组件1006中。在其它实施例中，可使用硬接线电路代替软件指令或与软件指令组合来实施本发明实施例。在一个实例中，处理器1004经配置以接收及存取初始IC设计布局数据、接收及存取经修正IC设计布局数据、识别初始IC设计布局数据与经修正IC设计布局数据之间的差异区域、对差异区域执行OPC、合并经OPC处理差异区域、执行断裂过程、执行ILT过程及/或执行曼哈顿优化。处理器1004经进一步配置以从计算机系统1000的其它组件(例如，甚至从网络通过网络接口组件1012)接收指令。

逻辑可经编码在计算机可读媒体中，计算机可读媒体可指参与向处理器1004提供指令用于执行的任何媒体。此媒体可呈许多形式，其包含(但不限于)非易失性媒体、易失性媒体及传输媒体。在各种实施方案中，非易失性媒体包含光盘或磁盘(例如磁盘驱动器组件1010)，易失性媒体包含动态存储器(例如系统存储器组件1006)，且传输媒体包含同轴电缆、铜线及光纤，包含构成总线1002的导线。在一个实例中，传输媒体可呈声波或光波的形式，例如无线电波及红外数据通信期间所产生的声波或光波。

计算机可读媒体的一些常见形式包含(例如)软盘、软磁盘、硬盘、磁带、任何其它磁性媒体、CD-ROM、任何其它光学媒体、打孔卡、纸带、具有孔图案的任何其它物理媒体、RAM、PROM、EPROM、FLASH-EPROM、任何其它存储器芯片或匣、载波或计算机经调适以从其读取的任何其它媒体。

在本发明的各种实施例中，可由计算机系统1000执行指令序列的执行以实践本发明的实施例。在本发明的各种其它实施例中，由通信链路1020(例如通信网络，例如LAN、WLAN、PTSN及/或各种其它有线或无线网络，其包含电信、移动及蜂窝电话网络)耦合的多个计算机系统1000可彼此协同执行指令序列以实践本发明实施例。

计算机系统1000可通过通信链路1020及通信接口1012传输及接收消息、数据、信息及指令(其包含一或多个程序(即，应用程序代码))。所接收的程序代码可在接收及/或存储在磁盘驱动器组件1010或一些其它非易失性存储组件中用于执行时由处理器1004执行。

在适当情况下，可使用硬件、软件或硬件及软件的组合来实施由本发明实施例提供的各种实施例。此外，在适当情况下，可在不背离本发明实施例的精神的情况下将本文中所阐述的各种硬件组件及/或软件组件组合成包含软件、硬件及/或两者的复合组件。在适当情况下，可在不背离本发明实施例的范围的情况下将本文中所阐述的各种硬件组件及/或软件组件分离成包含软件、硬件或两者的子组件。另外，在适当情况下，可考虑将软件组件实施为硬件组件，且反之亦然。

根据本发明实施例，软件(例如程序代码及/或数据)可存储在一或多个计算机可读媒体上。还可考虑使用网络连接及/或按其它方式连接的一或多个通用或专用计算机及/或计算机系统来实施本文中所识别的软件。在适当情况下，可改变本文中所描述的各种步骤的顺序、将其组合成复合步骤及/或将其分离成子步骤以提供本文中所描述的特征。

简要地说，为减少执行与掩模设计相关联的数据准备所需的时间，对经修正区域而非整个布局或芯片区域执行OPC处理。当OPC处理的DOM在先进技术节点中更复杂时，应用ILT过程来在经修正区域与初始区域之间的结区域上执行以修复DOM冲突，使得可将省时OPC处理应用于先进技术节点。

在一些实施例中，本发明实施例提供一种产生集成电路(IC)的方法。所述方法包括：由处理器接收第一IC设计布局；由所述处理器用第一差异区域替换所述第一IC设计布局中的特定区域；由所述处理器对所述第一差异区域与所述第一IC设计布局之间的结区域执行反向光刻技术(ILT)过程以产生掩模数据；及致使根据所述掩模数据来制造所述IC。

在一些实施例中，本发明实施例提供一种产生IC的方法。所述方法包括：由处理器接收第一IC设计布局；由所述处理器比较所述第一IC设计布局与第二IC设计布局以识别差异区域；由所述处理器对所述差异区域执行OPC工艺以形成经OPC处理差异区域；由所述处理器将所述经OPC处理差异区域与经OPC处理IC设计布局合并；由所述处理器对所述经OPC处理差异区域的第一线及所述经OPC处理IC设计布局的第二线执行ILT过程以产生掩模数据；及致使根据所述掩模数据来制造所述IC。

在一些实施例中，本发明实施例提供一种非暂时性计算机可读媒体，其上体现有指令，所述指令可由处理器执行以执行方法。所述方法包括：接收第一IC设计布局；用第一差异区域替换所述第一IC设计布局中的特定区域；及对所述第一差异区域与所述第一IC设计布局之间的结区域执行ILT过程以产生掩模数据。

上文概述若干实施例的特征，使得所属领域技术人员可更好地理解本发明实施例的方面。所属领域技术人员应了解，其可易于将本发明实施例用作用于设计或修改用于实施相同目的及/或实现本文中所介绍的实施例的相同优点的其它过程及结构的基础。所属领域技术人员还应意识到，此类等效构造不应背离本发明实施例的精神及范围，且其可在不背离本发明实施例的精神及范围的情况下对本文作出各种改变、替代及更改。

符号说明

100 集成电路(IC)制造系统

110 设计工作室

112 IC设计布局

120 掩模制作厂

122 掩模数据准备

124 掩模工具加工

130 IC制造商

140 IC装置

150 逻辑运算(LOP)

160 重定目标过程(RET)

170 光学接近校正(OPC)

180 断裂过程(FRAC)

200 方法

202 操作

204 操作

206 操作

208 操作

210 操作

212 操作

214 操作

216 操作

218 操作

220 操作

222 操作

302 经修正IC设计布局

304 初始IC设计布局

306 差异区域

308 布局块

310 布局块

312 范围

314 范围

316 部分区域

402 经OPC处理差异区域

404 边界补片

406 原始掩模

408 经OPC处理掩模

410 打印辅助特征

412 非打印辅助特征

414 最终图案

416 图案

500 经OPC处理IC设计布局

502 经OPC处理布局块

504 OPC范围

506 特定经OPC处理区域

600 经OPC处理的切割IC设计布局

602 空白区域

700 经OPC处理的修正IC设计布局

702 结区域

704 边界

802 部分

804 第一金属线布局

806 第二金属线布局

808 金属线布局

810 金属线布局

812 布局部分

814 布局部分

816 布局部分

818 布局部分

820 阶梯

902 初始掩模

904 梯度域

906 更新掩模

908 部分

910 边缘

912 边缘

1000 计算机系统

1002 总线

1004 处理组件/处理器

1006 系统存储器组件

1008 静态存储组件

1010 磁盘驱动器组件

1012 网络接口组件

1014 显示组件

1016 输入组件

1018 光标控制组件

1020 通信链路

V1 向量

V2 向量

V3 向量

w1 宽度

w2 宽度