基于65nm工艺的超陡倒掺杂抗辐照MOS场效应管

摘要

本发明公开了一种基于65nm工艺的超陡倒掺杂抗辐照MOS场效应管，主要解决传统65nm？MOS场效应管在总剂量辐照环境下，关态漏电流增大、阈值电压漂移和亚阈值摆幅退化的问题。其包括P型衬底(1)，位于衬底上的外延层(2)，外延层的上方四周设有隔离槽(3)、外延层的上方中部设有栅极(4)，该栅极两侧边界到隔离槽内边界之间的外延层中设有源区(5)和漏区(6)，栅极两侧边界下方的外延层中设有轻掺杂源漏区(7)，栅极正下方位于两个轻掺杂源漏区之间的区域形成沟道，两个轻掺杂源漏区之间的沟道下方设有重掺杂的超陡倒掺杂区(8)。本发明提高了器件抗总剂量辐照能力，可用于大规模集成电路的制备。

说明书

技术领域

本发明属于半导体器件技术领域，特别涉及一种MOS场效应晶体管，可用于大规模 集成电路的制备。

背景技术

MOS场效应晶体管是构成集成电路的基本元器件之一，具有功耗低、速度快、集成度 高等优点，被广泛地应用于军事和航空航天领域中。空间飞行器寿命内的辐射总剂量可以 达到几十万拉德，因此，总剂量辐射效应的研究很重要。总剂量辐射效应是由于辐射电离 产生的电子空穴对在氧化层内产生陷阱正电荷以及在氧化层硅衬底界面产生界面陷阱电 荷，长期辐照下，积累的陷阱电荷到达一定浓度导致关态漏电流的变化、电流-电压特性的 改变，由于噪声余量和传播延迟的变化，总剂量辐照效应还可以导致功能失效。

随着器件特征尺寸的缩小，当集成电路进入到深亚微米领域时，MOS场效应晶体管的 总剂量辐射效应表现出一些新的特点：栅氧化层越来越薄，由于栅氧化层本身的尺寸和隧 穿电流的影响，栅氧化层对MOS场效应晶体管辐照特性影响很小。但是浅槽隔离STI氧 化层的厚度约比栅氧化层高两个数量级，氧化层积累辐照产生的固定正电荷的能力与氧化 层的厚度密切相关，厚度越大，积累的固定正电荷越多，所以厚的STI区是MOS场效应 晶体管在长时间的辐照作用下影响最严重的区域。

CMOS电路由于低功耗的特性在集成电路中广泛应用，CMOS电路由pMOS场效应晶 体管作为上拉网络、nMOS场效应晶体管作为下拉网络组成。pMOS场效应晶体管是n型 衬底、p型沟道掺杂、由空穴作为载流子导电的MOS场效应晶体管，nMOS场效应晶体管 是p型衬底、n型沟道掺杂、由电子作为载流子导电的MOS场效应晶体管。在65nm工艺 下的CMOS电路中，pMOS场效应晶体管具有很好的抗辐照特性，但是nMOS场效应晶体 管抗辐照特性不好。薄的栅氧化层对nMOS场效应晶体管的总剂量辐照特性几乎没有影响， 如图1所示，辐照在与衬底接触的STI区侧墙中产生的陷阱电荷会在nMOS场效应晶体管 的衬底中产生漏电通道，进而导致nMOS场效应晶体管的阈值电压减小、关态泄漏电流增 大以及亚阈值特性退化。研究表明，低辐照剂量下较低密度电流在STI侧墙附近衬底表面 形成，高辐照剂量下高密度电流在STI侧墙附近衬底深处的漏电通道中形成，而nMOS场 效应晶体管辐照特性的严重恶化主要是由衬底深处的漏电造成的。

发明内容

本发明的目的在于针对上述现有65nmMOS场效应管的不足，提出一种基于65nm工 艺的超陡倒掺杂抗辐照MOS场效应管，减小辐照导致的衬底深处漏电，提高器件在辐照 环境下的可靠性。

为实现上述目的，本发明的超陡倒掺杂抗辐照MOS场效应管包括P型衬底1，和外延 层2，该外延层的上方四周为隔离槽3、外延层的上方中部为栅极4，栅极两侧边界到隔离 槽内边界之间的外延层中为源区5和漏区6，栅极两侧边界下方的外延层中为轻掺杂源漏 区7，栅极正下方位于两个轻掺杂源漏区之间的区域形成沟道，其特征在于：两个轻掺杂 源漏区之间的沟道下方设有掺杂浓度为6×10¹⁷cm^-3到2×10¹⁸cm^-3的重掺杂超陡倒掺杂区8， 以实现抗辐照加固。

为实现上述目的，本发明制备基于65nm工艺的超陡倒掺杂抗辐照MOS场效应管的方 法，包括如下过程：

1)掺杂外延层

使用化学气相淀积的方法在500-650℃的温度下以SiH₄为反应物在P型Si衬底(100) 晶向上生长厚度为600-1000nm的外延层，再对外延层进行深度为100-200nm、浓度为 2×10¹⁷cm^-3至9×10¹⁷cm^-3的掺杂；

2)在掺杂的外延层上刻蚀隔离槽窗口

在外延层上通过干氧氧化工艺依次生长3-6nm厚度的薄SiO₂缓冲层和20-25nm厚度 的Si₃N₄保护层；再在Si₃N₄保护层上淀积一层光刻胶，加掩膜板后曝光刻蚀光刻胶制作宽 度200-400nm的隔离槽窗口，再在175-185℃的热磷酸中去除隔离槽窗口内的SiO₂缓冲层 与Si₃N₄保护层；

3)填充隔离槽，制作超陡倒掺杂区

在清洗后的隔离槽窗口中填充淀积的氧化物SiO₂，并抛光；再在1100-1200℃的温度 下通过干氧氧化工艺在隔离槽以外的外延层即有源区上生长4-6nm厚度的薄SiO₂层，计算 薄SiO₂层下有源区内的超陡倒掺杂的峰值浓度位置和扩散长度，再采用倒掺杂工艺按照该 峰值浓度位置和扩散长度在有源区内掺杂6×10¹⁷cm^-3至2×10¹⁸cm^-3的硼，并使用HF溶液 去除薄SiO₂层；

4)淀积栅氧化层和多晶硅栅

在外延层上依次淀积等效栅氧化层厚度为0.7-0.9nm的HfO₂和SiO₂的叠栅氧化层和 50-80nm厚度的多晶硅层，再淀积光刻胶，加入掩膜版后通过曝光、显影光刻胶制作多晶 硅栅窗口，刻蚀窗口以外的多晶硅形成多晶硅栅；

5)制作轻掺杂源漏区和重掺杂源漏区

在1100-1250℃的温度下通过热氧化工艺在多晶硅栅与有源区上长出3-5nm厚度SiO₂缓冲隔离层，再在缓冲隔离层上制作一层光刻胶，通过曝光在栅极两侧的光刻胶上刻蚀出 轻掺杂源漏区的注入窗口，并在该窗口内注入浓度为1×10¹⁸-5×10¹⁸cm^-3的砷离子，以使 不被栅覆盖的有源区内形成30-40nm深度的轻掺杂源漏区，再清洗掉光刻胶；

在缓冲隔离层上生长20-25nm厚度的Si₃N₄保护层，再淀积光刻胶，加入掩膜版后通 过曝光、显影、刻蚀光刻胶在栅极与栅极两侧的保护层上形成重掺杂源漏区注入窗口，通 过反应离子刻蚀工艺去掉窗口内的Si₃N₄保护层，则栅极两侧剩余的Si₃N₄保护层形成侧墙， 再清洗掉光刻胶；

用侧墙作为掩膜在重掺杂源漏区注入窗口内注入1×10¹⁹-5×10¹⁹cm^-3浓度砷离子，形 成50-60nm深度的重掺杂源漏区；

6)重掺杂源漏区形成后，使用HF溶液除去多晶硅栅和外延层表面的SiO₂层，完成基 于65nm工艺的超陡倒掺杂抗辐照nMOS场效应管的制作。

本发明具有如下优点：

1.本发明由于在两个轻掺杂源漏区之间的沟道下方设有重掺杂超陡倒掺杂区，提高了 抗辐照性能。

2.本发明与传统的65nmnMOS工艺相比，仅增加了一个衬底倒掺杂工艺，工艺复杂 度低，带来的成本增加少，且没有带来面积上的增加，不影响集成电路的集成度。

3.本发明通过超陡倒掺杂工艺增加了衬底深处的掺杂浓度，使得辐照作用下浅槽隔离 STI侧墙附近的衬底深处不易反型，减弱了高辐照剂量下衬底深处的漏电导致的器件辐照 特性严重恶化，因此，辐照后器件的关态漏电流减小，阈值电压负向漂移减小，亚阈值退 化减小，增强了器件的抗总剂量辐照的能力。

4.本发明中提出了确定超陡倒掺杂起点位置和终点位置的方法，将超陡倒掺杂的起点 选择为半导体表面费米能级与本征费米能级重合时的空间电荷区位置，不仅提高了抗辐照 特性，而且具有好的工作特性。

仿真结果表明，本发明具有较强的抗总剂量辐照能力，在相同总剂量辐照条件下，超 陡倒掺杂器件的关态漏电流较普通MOS器件明显降低；辐照剂量小于200krad时，关态漏 电流几乎没有提高，在400krad辐照剂量下，器件的漏电流也只有约10¹⁰cm^-3，比普通掺杂 的器件，下降了约5个数量级，表现出十分良好的抗总剂量辐照特性。

附图说明

图1是辐照在nMOS场效应晶体管中产生寄生通道的示意图；

图2是本发明超陡倒掺杂65nmnMOS场效应管结构示意图；

图3是本发明制备超陡倒掺杂65nmnMOS场效应管的工艺流程图；

图4是高氧化物陷阱浓度条件下本发明65nmnMOS场效应管与常规65nmnMOS场效 应管在各种辐照剂量下的电特性仿真图；

图5是低氧化物陷阱浓度条件下本发明65nmnMOS场效应管与常规65nmnMOS场效 应管在各种辐照剂量下的电特性仿真图；

图6是不同沟道掺杂浓度下本发明65nmnMOS场效应管与常规65nmnMOS场效应管 在各种辐照剂量下的电特性仿真图。

具体实施方式

以下结合附图对本发明的技术方案和效果做进一步详细描述。

参照图2，本发明的超陡倒掺杂抗辐照MOS场效应管包括：P型衬底1、外延层2、 浅槽隔离STI区3、栅极4、源区5、漏区6、轻掺杂源漏区7和超陡倒掺杂区8。P型外 延层2位于衬底1的上方，浅槽隔离STI区3位于外延层2的上方四周，栅极4位于外延 层2的上方中部，栅极4两侧边界到浅槽隔离STI区内边界之间的外延层2中分别为源区 5和漏区6，栅极4两侧边界下方的外延层2中为轻掺杂源漏区7，超陡倒掺杂区8位于两 个轻掺杂源漏区7下方，该两个轻掺杂源漏区7与栅极4正下方之间的区域形成沟道。超 陡倒掺杂区8的掺杂浓度为6×10¹⁷cm^-3到2×10¹⁸cm^-3；外延层2上方被浅槽隔离区3包围 的区域为有源区，在平行于外延层方向上超陡倒掺杂区8的长度和宽度为未被源漏区覆盖 的有源区的长度和宽度，在垂直于外延层方向上超陡倒掺杂区8的深度由有源区内超陡倒 掺杂的峰值深度H和扩散长度L决定：

其中ε_s为半导体Si的介电常数，k为玻尔兹曼常数，T为开尔文温度，e为电子电荷量，n_i为本征载流子浓度，N_a为衬底掺杂浓度，C_peak为轻掺杂源漏区高斯掺杂的峰值浓度，y_peak为轻掺杂源漏区高斯掺杂峰值离衬底表面的距离，L_diff为源漏区的扩散长度。

本发明器件的工作原理上与常规MOS器件类似，但是由于两个轻掺杂源漏区下的存 在，使得辐照作用下浅槽隔离STI侧墙附近的衬底深处不易反型，减弱了高辐照剂量下浅 槽隔离STI侧墙附近的衬底深处漏电导致的器件辐照特性恶化，因此增强了器件的抗总剂 量辐照的能力。超陡倒掺杂区与外延层表面的沟道区存在距离，对载流子的迁移率和器件 的阈值电压影响小，则对器件的工作特性影响小。

参照图3，本发明器件的制备给出如下三种实施例：

实例1：制作衬底掺杂浓度为2×10¹⁷cm^-3，源漏区掺杂浓度为1×10¹⁹cm^-3，源漏区扩 散长度为50nm，超陡倒掺杂浓度为6×10¹⁷cm^-3，超陡倒掺杂深度为58nm，超陡倒掺杂长 度为5nm的65nmnMOS场效应晶体管。

步骤1，生长外延层。

先使用化学气相淀积的方法在650℃的温度下以SiH₄为反应物在P型Si衬底(100)晶 向上生长厚度为600nm的外延层；

再通过扩散工艺掺杂2×10¹⁷cm^-3浓度的硼离子，在外延层表面形成100nm深度的p 型掺杂区，以调节沟道浓度。

步骤2，刻蚀隔离槽。

先在1200℃的温度下通过干氧氧化工艺在外延层上生长3nm厚度的薄SiO₂缓冲层， 再通过化学气相淀积工艺以SiH₄和N₂为反应物在SiO₂缓冲层上生长25nm厚度的Si₃N₄保护层；

接着在Si₃N₄保护层上淀积一层光刻胶，加入掩膜版后通过曝光工艺曝光光刻胶，刻 蚀Si₃N₄保护层周边的光刻胶，形成宽度400nm的两个与沟道方向平行的隔离槽窗口和两 个与沟道方向垂直的隔离槽窗口，最后在185℃的热磷酸中清洗去除隔离槽窗口内的SiO₂缓冲层与Si₃N₄保护层。

步骤3，填充隔离槽

磷酸清洗后，使用化学汽相淀积工艺在600℃下以O₂与SiH₄为反应物生长隔离氧化 物SiO₂，以填充隔离槽，并进行化学机械抛光；

抛光完成后再在175℃的热磷酸液中清洗去除SiO₂缓冲层与Si₃N₄保护层。

步骤4，制作倒掺杂区。

磷酸清洗后，先在1100℃的温度下通过干氧氧化工艺在未被浅槽隔离STI区覆盖的外 延层即有源区上生长4nm厚度的薄SiO₂层，再计算薄SiO₂层下有源区内超陡倒掺杂的峰 值浓度位置H和扩散长度L：

将工艺参数：衬底掺杂浓度N_a＝2×10¹⁷cm^-3、轻掺杂源漏区高斯掺杂的峰值浓度 C_peak＝1×10¹⁸cm^-3、源漏区的扩散长度L_diff＝50nm、轻掺杂源漏区高斯掺杂峰值离衬底表面 的距离ypeak＝0以及常量参数：半导体Si的介电常数ε_s＝1.036×10^-12F/cm、玻尔兹曼常数k＝ 1.381×10^-23J/K、开尔文温度T＝300K、电子电荷量e＝1.602×10^-19C、本征载流子浓度 ni＝1.5×10¹⁰cm^-3带入到超陡倒掺杂的峰值深度H和扩散长度L的计算公式中，得到：

$H=\frac{L_{diff}\sqrt{-\ln \left(\frac{N_a}{C_{peak}}\right)+y_{peak}}+\sqrt{\frac{2{ϵ}_s\frac{kT}{e}ln\left(\frac{N_a}{n_i}\right)}{{\mathrm{eN}}_a}}}{2}=58nm,$

$L=\frac{L_{diff}\sqrt{-\ln \left(\frac{N_a}{C_{peak}}\right)+y_{peak}}-\sqrt{\frac{2{ϵ}_s\frac{kT}{e}ln\left(\frac{N_a}{n_i}\right)}{{\mathrm{eN}}_a}}}{2}=5nm.$

接着在垂直于外延层方向上采用倒掺杂工艺按照该峰值浓度位置和扩散长度在有源区 内掺杂6×10¹⁷cm^-3的硼；

最后使用HF溶液去除薄SiO₂层。

步骤5，生长栅氧化层。

超陡倒掺杂完成后，先在425℃的温度下采用原子层淀积工艺在有源区上以O₂与SiH₄为反应物淀积0.2nm厚度的SiO₂层；

再在600℃的温度下采用原子层淀积工艺在SiO₂层上以H₂O与HfCl₄为反应物淀积 2.8nm厚度的HfO₂，即在外延层上制作等效栅氧化层厚度为0.7nm的HfO₂和SiO₂叠栅氧 化层。

步骤6，制作多晶硅栅。

用化学汽相淀积工艺在500℃的温度下以SiH₄为反应物在HfO₂和SiO₂叠栅氧化层上 生长50nm厚度的多晶硅层；

接着，在多晶硅层上通过干氧氧化工艺在1250℃的温度下生长5nm厚度的SiO₂缓冲 层，在SiO₂缓冲层上生长30nm厚度的Si₃N₄保护层；

接着，在Si₃N₄保护层上淀积光刻胶，加入掩膜版后通过曝光、显影光刻胶制作多晶 硅栅窗口，刻蚀窗口以外的多晶硅形成多晶硅栅；

接着，在180℃的热磷酸液中清洗去除SiO₂缓冲层与Si₃N₄保护层。

步骤7，制作轻掺杂源漏区。

在1175℃的温度下通过热氧化工艺在多晶硅栅与有源区上长出4nm厚度SiO₂缓冲隔 离层；

再在缓冲隔离层上制作一层光刻胶，通过曝光在栅极两侧的光刻胶上刻蚀出轻掺杂源 漏区的注入窗口，并在该窗口内注入浓度为1×10¹⁸cm^-3的砷离子，以使不被栅覆盖的有源 区内形成30nm深度的轻掺杂源漏区；

最后清洗掉光刻胶。

步骤8，制作侧墙。

在缓冲隔离层上生长20nm厚度的Si₃N₄保护层后淀积光刻胶；

加入掩膜版后通过曝光、显影、刻蚀光刻胶在栅极与栅极两侧的保护层上形成重掺杂 源漏区注入窗口；

通过反应离子刻蚀工艺去掉窗口内的Si₃N₄保护层，则栅极两侧剩余的Si₃N₄保护层形 成侧墙，再清洗掉光刻胶。

步骤9，制作源漏有源区。

用侧墙作为掩膜在重掺杂源漏区注入窗口内注入1×10¹⁹浓度砷离子，形成50nm深度 的重掺杂源漏区。

步骤10，源漏区形成后，使用HF溶液除去多晶硅栅和外延层表面的SiO₂层，完成基 于本实例超陡倒掺杂深度为58nm、超陡倒掺杂长度为5nm的65nm工艺的超陡倒掺杂抗 辐照nMOS场效应管制作。

实例2：制作衬底掺杂浓度为5×10¹⁷cm^-3，源漏区掺杂浓度为3×10¹⁹cm^-3，源漏区扩 散长度为55nm，源漏区扩散长度为50nm，超陡倒掺杂浓度为1×10¹⁸cm^-3，超陡倒掺杂深 度为54nm，超陡倒掺杂长度为20nm的65nmnMOS场效应晶体管。

步骤一，生长外延层。

1.1)使用化学气相淀积的方法在600℃的温度下以SiH₄为反应物在P型衬底上生长厚 度为800nm的外延层；

1.2)通过扩散工艺掺杂5×10¹⁷cm^-3浓度的硼离子，在外延层表面形成150nm深度的 p型掺杂区，以调节沟道浓度。

步骤二，刻蚀隔离槽。

2.1)在1100℃的温度下通过干氧氧化工艺在外延层上生长6nm厚度的薄SiO₂缓冲层， 再通过化学气相淀积工艺以SiH₄和N₂为反应物在SiO₂缓冲层上生长22nm厚度的Si₃N₄保护层；

2.2)在Si₃N₄保护层上淀积一层光刻胶，加入掩膜版后通过曝光工艺曝光光刻胶，刻 蚀Si₃N₄保护层周边的光刻胶，形成宽度200nm的两个与沟道方向平行的隔离槽窗口和两 个与沟道方向垂直的隔离槽窗口；

2.3)在175℃的热磷酸中清洗去除隔离槽窗口内的SiO₂缓冲层与Si₃N₄保护层。

步骤三，填充隔离槽

3.1)抛光完成后，在175℃的热磷酸液中清洗去除SiO₂缓冲层与Si₃N₄保护层；

3.2)磷酸清洗后，使用化学汽相淀积工艺在500℃下以O₂与SiH₄为反应物生长隔离 氧化物SiO₂，以填充隔离槽，并进行化学机械抛光；

3.3)抛光完成后，在185℃的热磷酸液中清洗去除SiO₂缓冲层与Si₃N₄保护层。

步骤四，制作倒掺杂区。

4.1)计算薄SiO₂层下有源区内超陡倒掺杂的峰值浓度位置H和扩散长度L：

设衬底掺杂浓度N_a＝5×10¹⁷cm^-3、轻掺杂源漏区高斯掺杂的峰值浓度C_peak＝3× 10¹⁹cm^-3、源漏区的扩散长度L_diff＝55nm、轻掺杂源漏区高斯掺杂峰值离衬底表面的距离 y_peak＝0，取半导体Si的介电常数ε_s＝1.036×10^-12F/cm、玻尔兹曼常数k＝1.381×10^-23J/K、 开尔文温度T＝300K、电子电荷量e＝1.602×10^-19C、本征载流子浓度n_i＝1.5×10¹⁰cm^-3；

将上述参数带入到超陡倒掺杂的峰值深度H和扩散长度L的计算公式中，得到：

$H=\frac{L_{diff}\sqrt{-\ln \left(\frac{N_a}{C_{peak}}\right)+y_{peak}}+\sqrt{\frac{2{ϵ}_s\frac{kT}{e}\ln \left(\frac{N_a}{n_i}\right)}{{\mathrm{eN}}_a}}}{2}=54nm,$

$L=\frac{L_{diff}\sqrt{-ln\left(\frac{N_a}{C_{peak}}\right)+y_{peak}}-\sqrt{\frac{2{ϵ}_s\frac{kT}{e}ln\left(\frac{N}{n_i}\right)}{{\mathrm{eN}}_a}}}{2}=20nm.$

4.2)在垂直于外延层方向上采用倒掺杂工艺按照该峰值浓度位置和扩散长度在有源区 内掺杂1×10¹⁸cm^-3的硼；

4.3)使用HF溶液去除薄SiO₂层。

步骤五，生长栅氧化层。

5.1)超陡倒掺杂完成后，采用原子层淀积工艺在有源区上以O₂与SiH₄为反应物淀积 0.25nm厚度SiO₂层，淀积温度为400℃；

5.2)在500℃的温度下，采用原子层淀积工艺在SiO₂层上以H₂O与HfCl₄为反应物淀 积3.1nm厚度HfO₂，即在外延层上制作等效栅氧化层厚度为0.8nm的HfO₂和SiO₂叠栅氧 化层。

步骤六，制作多晶硅栅。

6.1)用化学汽相淀积工艺在400℃的温度条件下，以SiH₄为反应物在HfO₂和SiO₂叠 栅氧化层上生长65nm厚度的多晶硅层；

6.2)在多晶硅层上通过干氧氧化工艺在1100℃的温度下生长4nm厚度的SiO₂缓冲 层，在SiO₂缓冲层上生长40nm厚度的Si₃N₄保护层；

6.3)在Si₃N₄保护层上淀积光刻胶，并在光刻胶上加掩膜版；

6.4)通过曝光、显影光刻胶制作多晶硅栅窗口，刻蚀窗口以外的多晶硅形成多晶硅栅；

6.5)在175℃的热磷酸液中清洗去除SiO₂缓冲层与Si₃N₄保护层。

步骤七，制作轻掺杂源漏区。

7.1)在1250℃的温度下通过热氧化工艺在多晶硅栅与有源区上长出3nm厚度SiO₂缓 冲隔离层；

7.2)在缓冲隔离层上制作一层光刻胶，通过曝光在栅极两侧的光刻胶上刻蚀出轻掺杂 源漏区的注入窗口，并在该窗口内注入浓度为3×10¹⁸cm^-3的砷离子，以使不被栅覆盖的有 源区内形成35nm深度的轻掺杂源漏区；

7.3)清洗掉光刻胶。

步骤八，制作侧墙。

8.1)在缓冲隔离层上生长30nm厚度的Si₃N₄保护层后淀积光刻胶，并在光刻胶上加 掩膜版；

8.2)通过曝光、显影、刻蚀光刻胶在栅极与栅极两侧的保护层上形成重掺杂源漏区注 入窗口；

8.3)通过反应离子刻蚀工艺去掉窗口内的Si₃N₄保护层，则栅极两侧剩余的Si₃N₄保 护层形成侧墙；

8.4)清洗掉光刻胶。

步骤九，制作源漏有源区。

用侧墙作为掩膜在重掺杂源漏区注入窗口内注入3×10¹⁹cm^-3浓度砷离子，形成55nm 深度的重掺杂源漏区。

步骤十，源漏区形成后，使用HF溶液除去多晶硅栅和外延层表面的SiO₂层，完成基 于本实例超陡倒掺杂深度为54nm、超陡倒掺杂长度为20nm的65nm工艺的超陡倒掺杂抗 辐照nMOS场效应管制作。

实例3：制作衬底掺杂浓度为9×10¹⁷cm^-3，源漏区掺杂浓度为5×10¹⁹cm^-3，源漏区扩 散长度为60nm，超陡倒掺杂浓度为2×10¹⁸cm^-3，超陡倒掺杂深度为53nm，超陡倒掺杂长 度为27nm的65nmnMOS场效应晶体管。

步骤a，生长外延层。

使用化学气相淀积的方法在500℃的温度下以SiH₄为反应物在P型衬底上生长厚度为 1000nm的外延层；通过扩散工艺掺杂9×10¹⁷cm^-3浓度的硼离子，在外延层表面形成150nm 深度的p型掺杂区，以调节沟道浓度。

步骤b，刻蚀隔离槽。

在1250℃的温度下通过干氧氧化工艺在外延层上生长5nm厚度的薄SiO₂缓冲层，再 通过化学气相淀积工艺以SiH₄和N₂为反应物在SiO₂缓冲层上生长20nm厚度的Si₃N₄保 护层；接着在Si₃N₄保护层上淀积一层光刻胶，加入掩膜版后通过曝光工艺曝光光刻胶， 刻蚀Si₃N₄保护层周边的光刻胶，形成宽度300nm的两个与沟道方向平行的隔离槽窗口和 两个与沟道方向垂直的隔离槽窗口，最后在180℃的热磷酸中清洗去除隔离槽窗口内的 SiO₂缓冲层与Si₃N₄保护层。

步骤c，填充隔离槽

抛光完成后再在185℃的热磷酸液中清洗去除SiO₂缓冲层与Si₃N₄保护层；再使用化 学汽相淀积工艺在400℃下以O₂与SiH₄为反应物生长隔离氧化物SiO₂，以填充隔离槽， 并进行化学机械抛光；抛光完成后再在185℃的热磷酸液中清洗去除SiO₂缓冲层与Si₃N₄保护层。

步骤d，制作倒掺杂区。

设置衬底掺杂浓度N_a＝9×10¹⁷cm^-3、轻掺杂源漏区高斯掺杂的峰值浓度C_peak＝5× 10¹⁹cm^-3、源漏区的扩散长度L_diff＝60nm、轻掺杂源漏区高斯掺杂峰值离衬底表面的距离 y_peak＝0；

获取半导体Si的介电常数ε_s＝1.036×10^-12F/cm、玻尔兹曼常数k＝1.381×10^-23J/K、开 尔文温度T＝300K、电子电荷量e＝1.602×10^-19C、本征载流子浓度n_i＝1.5×10¹⁰cm^-3

将上述设计的参数和获取的已知常量参数带入到如下超陡倒掺杂的峰值深度H和扩散 长度L的计算公式中，得到：

$H=\frac{L_{diff}\sqrt{-ln\left(\frac{N_a}{C_{peak}}\right)+y_{peak}}+\sqrt{\frac{2{ϵ}_s\frac{kT}{e}\ln \left(\frac{N_a}{n_i}\right)}{{\mathrm{eN}}_a}}}{2}=53nm,$

$L=\frac{L_{diff}\sqrt{-ln\left(\frac{N_a}{C_{peak}}\right)+y_{peak}}-\sqrt{\frac{2{ϵ}_s\frac{kT}{e}ln\left(\frac{N_a}{n_i}\right)}{{\mathrm{eN}}_a}}}{2}=27nm.$

在垂直于外延层方向上采用倒掺杂工艺在有源区内按照峰值浓度深度为52nm和扩散 长度为60nm掺杂2×10¹⁸cm^-3的硼；再使用HF溶液去除薄SiO₂层。

步骤e，生长栅氧化层。

超陡倒掺杂完成后，先在450℃的温度下采用原子层淀积工艺在有源区上以O₂与SiH₄为反应物淀积0.3nm厚度SiO₂层；再在500℃的温度下采用原子层淀积工艺在SiO₂层上以 H₂O与HfCl₄为反应物淀积3.4nm厚度HfO₂，即在外延层上制作等效栅氧化层厚度为0.9nm 的HfO₂和SiO₂叠栅氧化层。

步骤f，制作多晶硅栅。

用化学汽相淀积工艺在600℃的温度下以SiH₄为反应物在HfO₂和SiO₂叠栅氧化层上 生长80nm厚度的多晶硅层；再在多晶硅层上通过干氧氧化工艺在1175℃的温度下生长 3nm厚度的SiO₂缓冲层，在SiO₂缓冲层上生长20nm厚度的Si₃N₄保护层；然后在Si₃N₄保护层上淀积光刻胶，加入掩膜版后通过曝光、显影光刻胶制作多晶硅栅窗口，刻蚀窗口 以外的多晶硅形成多晶硅栅；最后在185℃的热磷酸液中清洗去除SiO₂缓冲层与Si₃N₄保 护层；

步骤g，制作轻掺杂源漏区。

在1100℃的温度下通过热氧化工艺在多晶硅栅与有源区上长出5nm厚度SiO₂缓冲隔 离层；再在缓冲隔离层上制作一层光刻胶，通过曝光在栅极两侧的光刻胶上刻蚀出轻掺杂 源漏区的注入窗口，并在该窗口内注入浓度为5×10¹⁸cm^-3的砷离子，以使不被栅覆盖的有 源区内形成40nm深度的轻掺杂源漏区；最后清洗掉光刻胶。

步骤h，制作侧墙。

在缓冲隔离层上生长40nm厚度的Si₃N₄保护层后淀积光刻胶并加入掩膜版；加入掩膜 版后通过曝光、显影、刻蚀光刻胶在栅极与栅极两侧的保护层上形成重掺杂源漏区注入窗 口，再通过反应离子刻蚀工艺去掉窗口内的Si₃N₄保护层，使栅极两侧剩余的Si₃N₄保护层 形成侧墙，并清洗掉光刻胶

步骤i，制作源漏有源区。

用侧墙作为掩膜在重掺杂源漏区注入窗口内注入1×10¹⁹浓度砷离子，形成50nm深度 的重掺杂源漏区。

步骤g，源漏区形成后，使用HF溶液除去多晶硅栅和外延层表面的SiO₂层，完成基 于本实例超陡倒掺杂深度为53nm、超陡倒掺杂长度为27nm的65nm工艺的超陡倒掺杂抗 辐照nMOS场效应管制作。

本发明的效果可以通过以下仿真进一步说明：

一.仿真条件：

第一组参数：氧化物陷阱最大浓度为5×10¹⁸cm^-3，辐照剂量0、100krad、200krad、 300krad、400krad、600krad；

第二组参数：氧化物陷阱最大浓度为5×10¹⁷cm^-3，辐照剂量0、100krad、200krad、 300krad、400krad、600krad；

第三组参数：沟道掺杂浓度为9×10¹⁷cm^-3，5×10¹⁷cm^-3，2×10¹⁷cm^-3，辐照剂量0、100krad、 200krad、300krad、400krad、600krad、1Mrad。

本发明nMOS场效应晶体管器件和常规nMOS场效应晶体管器件的三维模型通过 ISE-TCAD软件的器件描述工具DEVICES生成，仿真物理环境通过器件模拟工具DESSIS 设置。

通过ISE-TCAD软件描述工具DEVICES生成本发明nMOS场效应晶体管器件和常规 nMOS场效应晶体管器件。

二.仿真内容：

仿真1

利用第一组参数仿真本发明实例2制作的器件和常规器件的电特性，结果如图4，其 中图4(a)是本发明器件与常规器件随总剂量累积泄漏电流的变化图；图4(b)是常规器件的 转移特性曲线图；图4(c)是本发明实例2制作的器件的转移特性曲线。

从图4(a)中可以看出常规器件随着总剂量累积关态漏电迅速增加，当总剂量累积至 400krad时，常规器件已经出现明显的关态漏电流，在辐照剂量为600krad时，关态漏电流 增加到接近器件工作电流；而本发明器件在辐照剂量小于400krad时，随着总剂量累积关 态漏电流几乎不增加，在辐照剂量累积至600krad时，本发明器件的关态漏电流仅上升了 2个数量级，比常规器件关态漏电流小8个数量级。

从图4(b)、图4(c)中可以看出，在氧化物空间陷阱电荷浓度高的恶劣工艺条件下，本 发明器件无论在关态漏电、阈值电压漂移以及亚阈值特性退化方面均大幅优于常规器件。

仿真2

利用第二组参数仿真本发明实例2制作的器件和常规器件的电特性，结果如图5，其 中图5(a)是本发明器件与常规器件随总剂量累积，泄漏电流的增长趋势；其中图5(b)是常 规器件的转移特性曲线；其中图5(c)是本发明实例2制作的器件的转移特性曲线。

从图5(a)中可以看出常规器件随着总剂量累积，泄漏电流迅速增加，当总剂量累积至 600krad时，常规器件已经出现明显的关态漏电流；而本发明器件在400krad辐照剂量以下 关态漏电几乎不增加，在600krad辐照剂量时，本发明器件的关态漏电比常规器件小7个 数量级。

从图5(b)、图5(c)中可以看出，在氧化物空间陷阱电荷浓度低的优良工艺条件下，本 发明器件无论在关态漏电、阈值电压漂移以及亚阈值特性退化方面均大幅优于常规器件。

仿真3

利用第三组参数仿真本发明实例1、实例2、实例3制作的不同沟道掺杂浓度的器件， 得到器件的关态漏电流随总剂量变化的曲线，结果如图6。

从图6中可以看出，本发明实例1、实例2、实例3制作的不同沟道掺杂浓度的器件随 着辐照剂量的累积，关态漏电都增加缓慢，均表现出好的抗辐照特性。

以上描述仅是本发明的三个具体实例，不构成对本发明的任何限制。显然对于本领域 的专业人员来说，在了解本发明内容和原理后，都可能在不背离本发明的原理、结构的情 况下，进行形式和细节上的各种修正和改变，但是这些基于发明思想的修正和改变仍在本 发明的权利要求保护范围之内。